最近中文字幕2018第二页,91啪国产精品

頭條

Altera被曝將易主銀湖資本

Altera被曝將易主銀湖資本

2 月 19 日消息，彭博社今天（2 月 19 日）發(fā)布博文,，報(bào)道稱私募巨頭銀湖資本（Silver Lake Management）正與英特爾進(jìn)行深入談判，計(jì)劃收購其可編程芯片部門 Altera 的多數(shù)股權(quán),。

FPGA建立時(shí)間和保持時(shí)間你必須知道的

只要設(shè)計(jì)到時(shí)鐘上升沿或者下降沿的采樣,，就會(huì)提到建立時(shí)間(setup TIme) 和保持時(shí)間(hold TIme) 。時(shí)鐘是FPGA設(shè)計(jì)中最重要的信號(hào),，F(xiàn)PGA系統(tǒng)內(nèi)大部分器件的動(dòng)作都是在時(shí)鐘的上升沿或者下降沿進(jìn)行,。無論是在輸入，輸出或是寄存器與寄存器之間,，

發(fā)表于：7/17/2019

圖像去模糊系統(tǒng)頻域優(yōu)化設(shè)計(jì)

在實(shí)際應(yīng)用中,，模糊圖像清晰化處理難以在空域?qū)崿F(xiàn)，為此需對(duì)圖像進(jìn)行頻域轉(zhuǎn)換,，在頻域中實(shí)現(xiàn)圖像去模糊,。采用FPGA開發(fā)平臺(tái)“硬件”實(shí)現(xiàn)圖像處理,，實(shí)時(shí)性強(qiáng),，但消耗資源過多，執(zhí)行效率低,。針對(duì)此問題,，提出了一種“軟硬結(jié)合”的設(shè)計(jì)方案，以DE1-SoC開發(fā)板為硬件平臺(tái),，在FPGA中配置Frame Reader,、SDRAM、混合器,、頻域轉(zhuǎn)換模塊等,，并映射到HPS中，HPS利用HPS-FPGA總線訪問SDARM,，獲取模糊圖像頻譜圖,。利用Linux C編程在HPS中對(duì)模糊圖像頻譜圖進(jìn)行模糊尺度及角度估計(jì)，得到點(diǎn)擴(kuò)散函數(shù)PSF,并利用經(jīng)典復(fù)原算法進(jìn)行復(fù)原,，實(shí)現(xiàn)圖像盲去模糊,。系統(tǒng)應(yīng)用基2-DIT-FFT對(duì)圖像的行列依次進(jìn)行頻域轉(zhuǎn)換，相比于固有IP核及通用頻域轉(zhuǎn)換模塊,，提高了圖像頻域轉(zhuǎn)換精度,，減少硬件資源消耗。

發(fā)表于：7/15/2019

基于FPGA的高清視頻采集系統(tǒng)設(shè)計(jì)

設(shè)計(jì)了一種基于HDMI接口的全高清(分辨率1 920×1 080)視頻采集與顯示系統(tǒng),，該系統(tǒng)以Xilinx公司Spartan6系列FPGA作為控制芯片,，采用500萬像素級(jí)別CMOS攝像頭OV5640作為前端數(shù)據(jù)源，能夠采集全高清視頻信號(hào),；為了解決由于高速大容量視頻數(shù)據(jù)緩存容量和速率不足導(dǎo)致的拖影現(xiàn)象,，該系統(tǒng)采用了一塊Micron公司4 Gbit容量的DDR3 SDRAM作為緩存介質(zhì)，再結(jié)合乒乓操作,，能妥善解決高速大容量數(shù)據(jù)的緩存問題,；該系統(tǒng)選用Silion Image公司的SiI9134作為HDMI接口芯片，能有效支持全高清視頻信號(hào)輸出。該系統(tǒng)可應(yīng)用于軍用監(jiān)控系統(tǒng),、民用多媒體系統(tǒng)以及醫(yī)學(xué)等領(lǐng)域,。

發(fā)表于：7/9/2019

基于SRAM型FPGA的實(shí)時(shí)容錯(cuò)自修復(fù)系統(tǒng)設(shè)計(jì)方法

為提高輻射環(huán)境中電子系統(tǒng)的可靠性，提出了一種基于SRAM型FPGA的實(shí)時(shí)容錯(cuò)自修復(fù)系統(tǒng)結(jié)構(gòu)和設(shè)計(jì)方法,。該設(shè)計(jì)方法采用粗粒度三模冗余結(jié)構(gòu)和細(xì)粒度三模冗余結(jié)構(gòu)對(duì)系統(tǒng)功能模塊進(jìn)行容錯(cuò)設(shè)計(jì),；將一種細(xì)粒度的故障檢測(cè)單元嵌入到各冗余模塊中對(duì)各冗余模塊進(jìn)行故障檢測(cè)；結(jié)合動(dòng)態(tài)部分重構(gòu)技術(shù)可在不影響系統(tǒng)正常工作的前提下實(shí)現(xiàn)故障模塊的在線修復(fù),。該設(shè)計(jì)結(jié)構(gòu)于Xilinx Virtex-6 FPGA中進(jìn)行了設(shè)計(jì)實(shí)現(xiàn),，實(shí)驗(yàn)結(jié)果表明系統(tǒng)故障修復(fù)時(shí)間和可靠性得到顯著提高。

發(fā)表于：7/8/2019

再度狠甩三星？臺(tái)積電的秘密武器究竟有多厲害,？

自2018年4月始,，臺(tái)積電已在眾多技術(shù)論壇或研討會(huì)中揭露創(chuàng)新的SoIC技術(shù),，這個(gè)被譽(yù)為再度狠甩三星在后的秘密武器，究竟是如何厲害,？

發(fā)表于：7/6/2019

一種高可靠性高速可編程異步FIFO的設(shè)計(jì)

基于一款國(guó)產(chǎn)FPGA芯片的研發(fā),，提出了一種具有高可靠性、高速及可編程性的異步FIFO電路結(jié)構(gòu),。通過增加近空滿示警閾值和近空滿狀態(tài)位的方式用以提高異步FIFO的可編程性,，同時(shí)內(nèi)部通過使用格雷碼指針進(jìn)行比較的結(jié)構(gòu)用以提高電路的可靠性。并在此基礎(chǔ)上,，提出了一種新的空滿判斷標(biāo)準(zhǔn),，使系統(tǒng)速度和邏輯利用率得到了進(jìn)一步的提升?；赨MC 28 nm標(biāo)準(zhǔn)CMOS工藝,，采用全定制方法進(jìn)行電路設(shè)計(jì)。仿真結(jié)果表明,，提出的異步FIFO在1 V的標(biāo)準(zhǔn)電壓下,，最高工作頻率為666.6 MHz，平均功耗為7.1 mW,。

發(fā)表于：7/5/2019

麻省理工

BittWare 的 TeraBox 1400B FPGA 服務(wù)器在 1U 機(jī)架式機(jī)箱中封裝四塊電路板

發(fā)表于：7/3/2019

Xilinx榮登《麻省理工科技評(píng)論》全球50 家最聰明公司（TR50）榜單

2019年7月2日,，中國(guó)杭州 —— 自適應(yīng)和智能計(jì)算的全球領(lǐng)先企業(yè)賽靈思公司（Xilinx, Inc.，（NASDAQ:XLNX））今天宣布,，公司首次榮登新鮮出爐的全球權(quán)威榜單 — 2019《麻省理工科技評(píng)論》 “50家聰明公司”（TR50）榜單,。TR50是全球范圍內(nèi)最權(quán)威的技術(shù)商業(yè)類榜單之一,，同時(shí)也是“一份技術(shù)如何改造世界的指南”。此份榜單是由《麻省理工科技評(píng)論》中美編輯部,，以及來自全球?qū)W術(shù)界,、產(chǎn)業(yè)界、投資界的特邀顧問團(tuán)共同進(jìn)行評(píng)選,。上周六,，該雜志在中國(guó)杭州舉行了隆重的頒獎(jiǎng)典禮，賽靈思大中華區(qū)銷售副總裁唐曉蕾代表公司接受了該獎(jiǎng)項(xiàng),。

發(fā)表于：7/3/2019

如何在GHz下實(shí)現(xiàn)同步時(shí)序？

在無線電系統(tǒng)中應(yīng)用數(shù)字波束成形,，需要同時(shí)采樣天線陣列的低層信號(hào)。這需要保存信號(hào)到達(dá)每個(gè)天線節(jié)點(diǎn)的空間信息,。雖然這種方案復(fù)雜度較高,，會(huì)帶來額外的功耗,，但其也具有一些顯著的優(yōu)點(diǎn)：

發(fā)表于：7/3/2019

高云半導(dǎo)體推出最新安全FPGA系列產(chǎn)品

中國(guó)廣州,，2019年7月1日 - 全球發(fā)展最快的可編程邏輯公司廣東高云半導(dǎo)體科技股份有限公司（以下簡(jiǎn)稱“高云半導(dǎo)體”）宣布其安全FPGA系列產(chǎn)品正式發(fā)布。安全FPGA針對(duì)端點(diǎn)應(yīng)用,，實(shí)現(xiàn)內(nèi)置的安全加密功能以消除安全攻擊和邊緣計(jì)算中的漏洞,。

發(fā)表于：7/3/2019