基于遺傳算法的組合邏輯電路設(shè)計(jì)的FPGA實(shí)現(xiàn)
所屬分類：技術(shù)論文
上傳者：serena
標(biāo)簽： 組合邏輯電路 FPGA
所需積分：1分積分不夠怎么辦？
文檔介紹： 基于遺傳算法的組合邏輯電路的自動設(shè)計(jì),，依據(jù)給出的真值表,，利用遺傳算法自動生成符合要求的組合邏輯電路。由于遺傳算法本身固有的并行性,，采用軟件實(shí)現(xiàn)的方法在速度上往往受到本質(zhì)是串行計(jì)算的計(jì)算機(jī)制約,，因此采用硬件化設(shè)計(jì)具有重要的意義。為了證明基于FPGA的遺傳算法的高效性,，設(shè)計(jì)了遺傳算法的各個(gè)模塊,，實(shí)現(xiàn)了基于FPGA的遺傳算法。
現(xiàn)在下載
VIP會員,，AET專家下載不扣分,；重復(fù)下載不扣分，本人上傳資源不扣分,。