Hyperlynx仿真應(yīng)用:阻抗匹配 | |
所屬分類:教程|講義 | |
上傳者:serena | |
標(biāo)簽: HyperLynx 阻抗 | |
所需積分:1分積分不夠怎么辦,? | |
文檔介紹: Hyperlynx仿真應(yīng)用:阻抗匹配.下面以一個電路設(shè)計為例,簡單介紹一下PCB仿真軟件在設(shè)計中的使用,。下面是一個DSP硬件電路部分元件位置關(guān)系(原理圖和PCB使用PROTEL99SE設(shè)計),,其中DRAM作為DSP的擴(kuò)展Memory(64位寬度,低8bit還經(jīng)過3245接到FLASH和其它芯片),,DRAM時鐘頻率133M,。因為頻率較高,設(shè)計過程中我們需要考慮DRAM的數(shù)據(jù),、地址和控制線是否需加串阻,。下面,我們以數(shù)據(jù)線D0仿真為例看是否需要加串阻,。模型建立首先需要在元件公司網(wǎng)站下載各器件IBIS模型,。然后打開Hyperlynx,新建LineSim File(線路仿真—主要用于PCB前仿真驗證)新建好的線路仿真文件里可以看到一些虛線勾出的傳輸線、芯片腳,、始端串阻和上下拉終端匹配電阻等,。下面,我們開始導(dǎo)入主芯片DSP的數(shù)據(jù)線D0腳模型,。左鍵點芯片管腳處的標(biāo)志,,出現(xiàn)未知管腳,然后再按下圖的紅線所示線路選取芯片IBIS模型中的對應(yīng)管腳,。 電子技術(shù)論壇 電子發(fā)燒友點OK后退到“ASSIGN Models”界面,。選管腳為“Output”類型。這樣,,一樣管腳的配置就完成了,。同樣將DRAM的數(shù)據(jù)線對應(yīng)管腳和3245的對應(yīng)管腳IBIS模型加上(DSP輸出,3245高阻,,DRAM輸入),。下面我們開始建立傳輸線模型。左鍵點DSP芯片腳相連的傳輸線,,增添傳輸線,,然后右鍵編輯屬性,。因為我們使用四層板,在表層走線,,所以要選用“Microstrip”,,然后點“Value”進(jìn)行屬性編輯。這里,,我們要編輯一些PCB的屬性,,布線長度、寬度和層間距等,,屬性編輯界面如下:再將其它傳輸線也添加上,。這就是沒有加阻抗匹配的仿真模型(PCB最遠(yuǎn)直線間距1.4inch,對線長為1.7inch)?,F(xiàn)在模型就建立好了,。仿真及分析下面我們就要為各點加示波器探頭了,按照下圖紅線所示路徑為各測試點增加探頭:為發(fā)現(xiàn)更多的信息,,我們使用眼圖觀察,。因為時鐘是133M,數(shù)據(jù)單沿采樣,。 | |
現(xiàn)在下載 | |
VIP會員,,AET專家下載不扣分;重復(fù)下載不扣分,,本人上傳資源不扣分,。 |
Copyright ? 2005-2024 華北計算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2