一種高電源抑制比全工藝角低溫漂CMOS基準(zhǔn)電壓源
所屬分類：技術(shù)論文
上傳者：serena
標(biāo)簽： 高電源 CMOS 電壓源
所需積分：1分積分不夠怎么辦,？
文檔介紹： 基于SMIC0.35 μm的CMOS工藝,，設(shè)計(jì)了一種高電源抑制比,，同時(shí)可在全工藝角下的得到低溫漂的帶隙基準(zhǔn)電路,。首先采用一個(gè)具有高電源抑制比的基準(zhǔn)電壓,，通過電壓放大器放大得到穩(wěn)定的電壓,，以提供給帶隙核心電路作為供電電源,，從而提高了電源抑制比,。另外,，將電路中的關(guān)鍵電阻設(shè)置為可調(diào)電阻,，從而可以改變正溫度電壓的系數(shù),，以適應(yīng)不同工藝下負(fù)溫度系數(shù)的變化，最終得到在全工藝角下低溫漂的基準(zhǔn)電壓,。Cadence virtuoso仿真表明：在27 ℃下,，10 Hz時(shí)電源抑制比（PSRR）-109 dB，10 kHz時(shí)（PSRR）達(dá)到-64 dB,；在4 V電源電壓下,，在-40～80 ℃范圍內(nèi)的不同工藝角下，溫度系數(shù)均可達(dá)到5.6×10-6 V/℃以下,。
現(xiàn)在下載
VIP會(huì)員,，AET專家下載不扣分；重復(fù)下載不扣分,，本人上傳資源不扣分,。