基于FPGA的PIE編碼與UVM驗(yàn)證平臺(tái)的設(shè)計(jì)
所屬分類：技術(shù)論文
上傳者：aetmagazine
文檔大小：707 K
標(biāo)簽： 脈沖間隔編碼 串口 通用驗(yàn)證方法學(xué)
所需積分：0分積分不夠怎么辦,？
文檔介紹：國(guó)際標(biāo)準(zhǔn)ISO/IEC18000-6規(guī)定脈沖間隔編碼(PIE)作為RFID數(shù)字基帶系統(tǒng)中閱讀器發(fā)送鏈路的編碼方式,。采用Verilog語(yǔ)言對(duì)該模塊進(jìn)行設(shè)計(jì)，用QuartusⅡ軟件綜合并下載到FPGA開(kāi)發(fā)板上,，并使用SignalTapⅡ邏輯分析儀對(duì)信號(hào)進(jìn)行采集和分析,。此外，在設(shè)計(jì)的基礎(chǔ)上添加了UART收發(fā)模塊,，實(shí)現(xiàn)PC和FPGA板的通信,。為了對(duì)PIE編碼進(jìn)行充分驗(yàn)證，基于UVM驗(yàn)證方法學(xué)和直接編程接口C(DPI-C),，設(shè)計(jì)并實(shí)現(xiàn)了一種高效且可復(fù)用的驗(yàn)證平臺(tái),，驅(qū)動(dòng)器和監(jiān)測(cè)器分別實(shí)現(xiàn)向DUT發(fā)送激勵(lì)及收集輸出結(jié)果的功能。參考模型與DUT的輸出結(jié)果在記分板中對(duì)比一致,，功能覆蓋率達(dá)到了100%,，提高了驗(yàn)證效率及完備性。
現(xiàn)在下載
VIP會(huì)員,，AET專家下載不扣分,；重復(fù)下載不扣分，本人上傳資源不扣分,。