新型PD協(xié)議芯片BMC解碼電路的設計與驗證 | |
所屬分類:技術論文 | |
上傳者:aetmagazine | |
文檔大?。?span>611 K | |
標簽: BMC解碼 USB PD協(xié)議 FIR | |
所需積分:0分積分不夠怎么辦,? | |
文檔介紹:提出了一種新型PD協(xié)議芯片BMC解碼電路,。在傳統(tǒng)BMC解碼電路的基礎上,,首先,,將計數(shù)器從解碼模塊中分離出來并在解碼模塊內新增狀態(tài)機,,通過改變狀態(tài)機的跳轉條件實現(xiàn)了對單比特周期突變25%的BMC信號的解碼;然后,,新增的FIR濾波器使得Threshold值隨Cnt值線性變化,,實現(xiàn)了對周期多次連續(xù)變化的BMC信號成功解碼;最后,,利用Synopsys公司的Verilog Compiled Simulator進行仿真驗證,,證明了新方案可以對周期相差25%的相鄰兩位BMC信號解碼,可以對周期以6.25%增加的連續(xù)十位進行解碼,。 | |
現(xiàn)在下載 | |
VIP會員,,AET專家下載不扣分,;重復下載不扣分,本人上傳資源不扣分,。 |
Copyright ? 2005-2024 華北計算機系統(tǒng)工程研究所版權所有 京ICP備10017138號-2