自適應(yīng)定階的快速Burg算法設(shè)計(jì)與FPGA實(shí)現(xiàn)
所屬分類：技術(shù)論文
上傳者：aetmagazine
文檔大?。?span>885 K
標(biāo)簽： AR參數(shù)模型 Burg算法 快速Burg算法
所需積分：0分積分不夠怎么辦,？
文檔介紹：針對(duì)信號(hào)頻譜分析的實(shí)時(shí)性要求，設(shè)計(jì)了一種適用于短序列的自適應(yīng)定階的快速Burg算法硬件加速電路,。以FPGA為平臺(tái)進(jìn)行實(shí)驗(yàn),，將快速Burg算法與最終預(yù)測(cè)誤差(Final Prediction Error，F(xiàn)PE)準(zhǔn)則結(jié)合可做到自回歸(Auto-Regressive,，AR)參數(shù)自適應(yīng)定階,。實(shí)現(xiàn)了靈活控制的并行二級(jí)流水線結(jié)構(gòu)和并行化計(jì)算單元，同時(shí)優(yōu)化了存儲(chǔ)單元,，達(dá)到速度與面積的平衡,。實(shí)驗(yàn)結(jié)果表明，該算法對(duì)短序列也能準(zhǔn)確地估計(jì)信號(hào)頻率,，與Burg算法硬件實(shí)現(xiàn)方案的計(jì)算時(shí)間對(duì)比,，該算法將運(yùn)算時(shí)間降低了75%，確實(shí)起到了加速作用,，并且節(jié)省了內(nèi)存空間,，符合設(shè)計(jì)要求。
現(xiàn)在下載
VIP會(huì)員,，AET專家下載不扣分,；重復(fù)下載不扣分，本人上傳資源不扣分,。