H.264及AVS雙模視頻解碼器中幀內(nèi)預(yù)測(cè)的硬件設(shè)計(jì)與實(shí)現(xiàn)
所屬分類：技術(shù)論文
上傳者：aet
文檔大?。?span>298 K
所需積分：0分積分不夠怎么辦,？
文檔介紹：根據(jù)H.264/AVC及AVS的特點(diǎn),，設(shè)計(jì)出一種適合于幀內(nèi)預(yù)測(cè)解碼的硬件實(shí)現(xiàn)方式，并根據(jù)H.264和AVS幀內(nèi)預(yù)測(cè)運(yùn)算上的相似性提出了基于可重構(gòu)的并行結(jié)構(gòu),，有利于提高解碼速度,，并將該結(jié)構(gòu)配合其他設(shè)計(jì)好的解碼器模塊,，在FPGA上實(shí)現(xiàn)了高準(zhǔn)清晰度的H.264及AVS視頻的實(shí)時(shí)解碼,。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分,；重復(fù)下載不扣分,，本人上傳資源不扣分。