適用于嵌入式系統(tǒng)的AES加密IP核設(shè)計(jì) | |
所屬分類:技術(shù)論文 | |
上傳者:aet | |
文檔大?。?span>311 K | |
所需積分:0分積分不夠怎么辦,? | |
文檔介紹:介紹了AES加密標(biāo)準(zhǔn)的Rijndael實(shí)現(xiàn)方法,設(shè)計(jì)了一種適合應(yīng)用于嵌入式系統(tǒng)32位數(shù)據(jù)界面時(shí)序緊湊的AES加密IP核.該IP核能以較低的資源消耗實(shí)現(xiàn)在低端FPGA上速度為256Mb/s的AES加密,且可將數(shù)據(jù)位寬擴(kuò)展為64位或128位等,滿足多種數(shù)據(jù)位寬應(yīng)用的要求.該設(shè)計(jì)是一種低成本高性能的AES加密實(shí)現(xiàn)方法. | |
現(xiàn)在下載 | |
VIP會(huì)員,AET專家下載不扣分,;重復(fù)下載不扣分,,本人上傳資源不扣分。 |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2