高輸出頻率GPS接收機(jī)FPGA優(yōu)化設(shè)計(jì)
所屬分類：技術(shù)論文
上傳者：aet
文檔大小：394 K
標(biāo)簽： FPGA DSP GPS
所需積分：0分積分不夠怎么辦,？
文檔介紹： 為使DSP芯片有充裕的資源和時(shí)間用于復(fù)雜的導(dǎo)航計(jì)算,、輸出高頻率的解算結(jié)果，通過(guò)資源優(yōu)化,，只采用FPGA邏輯電路實(shí)現(xiàn)了GPS信號(hào)的捕獲、跟蹤,、幀同步,、衛(wèi)星自動(dòng)搜索、偽距信息生成等基帶處理功能,，并整理了電文,、歷書(shū)、偽距信息,、多普勒頻移的格式,，以方便傳輸。實(shí)驗(yàn)表明,，本方案可行有效,，定位頻率可達(dá)100 Hz。
現(xiàn)在下載
VIP會(huì)員,，AET專家下載不扣分,；重復(fù)下載不扣分，本人上傳資源不扣分,。