基于FPGA的雷達恒虛警模塊的設計
所屬分類:參考設計
上傳者:aet
文檔大?。?span>485 K
標簽: FPGA
所需積分:0分積分不夠怎么辦,?
文檔介紹:恒虛警處理技術可以使雷達在保持較高發(fā)現(xiàn)概率的同時,降低虛警概率。為了提高機載雷達在雜波與噪聲背景條件下發(fā)現(xiàn)目標的能力,,針對復雜統(tǒng)計模型應用的局限性,提出了一種基于FPGA的恒虛警模塊的設計思想,,并在軟件平臺環(huán)境下,,對設計方法的可行性進行了仿真驗證。
現(xiàn)在下載
VIP會員,,AET專家下載不扣分,;重復下載不扣分,本人上傳資源不扣分,。