一種嵌入式系統(tǒng)UDPIP協(xié)議棧的優(yōu)化設計
所屬分類：技術論文
上傳者：aet
文檔大?。?span>1987 K
所需積分：0分積分不夠怎么辦,？
文檔介紹：提出了一種簡化高效的UDPIP協(xié)議棧的優(yōu)化設計方法,。從嵌入式系統(tǒng)所要求的高速傳輸效率出發(fā),，優(yōu)化設計了協(xié)議棧的BUFFER管理系統(tǒng),、BSD接口,、路由模塊以及數(shù)據(jù)重組機制,。從協(xié)議棧的可移植性出發(fā),，實現(xiàn)了UDPIP協(xié)議棧與標準ETH驅(qū)動的掛接,，以及同基于其他物理介質(zhì)的虛擬ETH驅(qū)動的掛接,。與VXWORKS協(xié)議棧的性能對比結(jié)果表明，本協(xié)議棧具有高效率和低資源占有率,，具有很大的實用價值,。
現(xiàn)在下載
VIP會員，AET專家下載不扣分,；重復下載不扣分,，本人上傳資源不扣分。