基于FPGA的PUSCH信道估計(jì)仿真與實(shí)現(xiàn)
所屬分類：參考設(shè)計(jì)
上傳者：aet
文檔大?。?span>435 K
標(biāo)簽： FPGA
所需積分：0分積分不夠怎么辦,？
文檔介紹：基于最小平方 (LS) 算法,，利用FPGA實(shí)現(xiàn)了一種適用于TD-LTE系統(tǒng)的上行信道估計(jì)算法。主要研究了如何利用FPGA實(shí)現(xiàn)LS算法,，包括算法的介紹,、方案的形成,、FPGA實(shí)現(xiàn)的處理流程,、FPGA實(shí)現(xiàn)結(jié)果及分析。以Virtex-5芯片為硬件平臺,，完成了仿真,、綜合、板級驗(yàn)證等工作,。實(shí)現(xiàn)結(jié)果表明,，該信道估計(jì)算法應(yīng)用到TD-LTE系統(tǒng)具有良好的穩(wěn)定性和可行性。
現(xiàn)在下載
VIP會員,，AET專家下載不扣分,；重復(fù)下載不扣分，本人上傳資源不扣分,。