基于FPGA的RISC的設(shè)計(jì)和仿真
所屬分類：參考設(shè)計(jì)
上傳者：aet
文檔大?。?span>1792 K
標(biāo)簽： FPGA
所需積分：0分積分不夠怎么辦,？
文檔介紹：介紹了一種基于FPGA的RISC的設(shè)計(jì)方法。該方法以Altera公司的QuartusⅡ?yàn)殚_發(fā)平臺,，通過編寫Verilog HDL語言完成所有模塊的RTL模型的建立,，并通過功能時(shí)序仿真對RISC的功能進(jìn)行了驗(yàn)證,。該方法充分發(fā)揮了QuartusⅡ軟件的功能，驗(yàn)證了FPGA設(shè)計(jì)RISC的可行性,。
現(xiàn)在下載
VIP會(huì)員,，AET專家下載不扣分；重復(fù)下載不扣分,，本人上傳資源不扣分,。