基于FPGA的JPEG壓縮編碼設(shè)計(jì)與實(shí)現(xiàn)
所屬分類：參考設(shè)計(jì)
上傳者：aet
文檔大小：439 K
標(biāo)簽： FPGA
所需積分：0分積分不夠怎么辦,？
文檔介紹：利用FPGA可以并行處理數(shù)據(jù)的優(yōu)點(diǎn)，設(shè)計(jì)出了一種JPEG壓縮編碼電路,。并在盡量保證圖像質(zhì)量的前提下,，對(duì)JPEG的傳統(tǒng)編碼過程進(jìn)行優(yōu)化與調(diào)整，簡(jiǎn)化了編碼電路,，提高了編碼效率,，并生成獨(dú)立IP核，方便調(diào)用,。實(shí)驗(yàn)結(jié)果表明,，設(shè)計(jì)的編碼電路完全達(dá)到了預(yù)期目的。
現(xiàn)在下載
VIP會(huì)員,，AET專家下載不扣分,；重復(fù)下載不扣分，本人上傳資源不扣分,。