一種片上系統(tǒng)復(fù)位電路的設(shè)計(jì)
所屬分類：參考設(shè)計(jì)
上傳者：aet
文檔大?。?span>513 K
標(biāo)簽： FPGA
所需積分：0分積分不夠怎么辦,？
文檔介紹：設(shè)計(jì)了一種片上系統(tǒng)（SoC）復(fù)位電路,。該電路能對(duì)外部輸入信號(hào)進(jìn)行同步化處理以抑制亞穩(wěn)態(tài),，采用多級(jí)D觸發(fā)器進(jìn)行濾波提升抗干擾能力,，并且控制產(chǎn)生系統(tǒng)所需的復(fù)位時(shí)序以滿足軟硬件協(xié)同設(shè)計(jì)需求,。同時(shí),，完成了可測(cè)性設(shè)計(jì)（DFT）,?；赬ilinx spartan-6 FPGA進(jìn)行了驗(yàn)證,。結(jié)果表明該電路可以抑制90 ?滋s以下的外部干擾信號(hào)，并能正確產(chǎn)生系統(tǒng)所需的復(fù)位信號(hào),。
現(xiàn)在下載
VIP會(huì)員,，AET專家下載不扣分；重復(fù)下載不扣分,，本人上傳資源不扣分,。