基于DSP Builder的插值濾波器的設(shè)計及FPGA實現(xiàn) | |
所屬分類:參考設(shè)計 | |
上傳者:aet | |
文檔大?。?span>387 K | |
標(biāo)簽: SoPC | |
所需積分:0分積分不夠怎么辦,? | |
文檔介紹:在數(shù)字接收機(jī)中,通常需要對采樣的數(shù)據(jù)進(jìn)行一定倍數(shù)的插值,。采用Altera公司的DSP Builder設(shè)計工具,,在MATLAB/Simulink中建立相應(yīng)的算法模型并仿真,。通過引入回路硬件模塊,將硬件平臺接入由Simulink構(gòu)建的仿真測試回路中進(jìn)行軟硬件協(xié)同仿真,,最后可以直接生成FPGA的下載文件,。該方法簡化了設(shè)計流程,,降低了開發(fā)成本和周期,具有廣闊的應(yīng)用前景,。 | |
現(xiàn)在下載 | |
VIP會員,,AET專家下載不扣分;重復(fù)下載不扣分,,本人上傳資源不扣分,。 |
Copyright ? 2005-2024 華北計算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2