基于FPGA的16APSK數(shù)字接收機(jī)的設(shè)計(jì)與實(shí)現(xiàn)
所屬分類：參考設(shè)計(jì)
上傳者：aet
文檔大?。?span>387 K
標(biāo)簽： FPGA 測控通信 相干解調(diào)
所需積分：0分積分不夠怎么辦,？
文檔介紹：介紹了一種適用于新型體制16APSK的相干解調(diào)算法，給出了其工作流程框圖,，說明了各主要模塊的設(shè)計(jì)方法,，并給出了基于FPGA的數(shù)字接收機(jī)架構(gòu)及實(shí)現(xiàn)結(jié)果,。經(jīng)實(shí)驗(yàn)證明，該接收機(jī)兼顧解調(diào)性能與實(shí)現(xiàn)復(fù)雜度,，具有較高的工程應(yīng)用價(jià)值,。
現(xiàn)在下載
VIP會員，AET專家下載不扣分,；重復(fù)下載不扣分,，本人上傳資源不扣分。