FIR數(shù)字濾波器設(shè)計(jì)及其FPGA實(shí)現(xiàn)
所屬分類(lèi)：參考設(shè)計(jì)
上傳者：aet
文檔大小：523 K
標(biāo)簽： FPGA
所需積分：0分積分不夠怎么辦,？
文檔介紹：以FPGA為硬件平臺(tái),，利用FPGA的DSP開(kāi)發(fā)工具DSP Builder對(duì)數(shù)字濾波器進(jìn)行建模設(shè)計(jì)及系統(tǒng)模型仿真，生成VHDL工程文件,，編制相應(yīng)頂層文件,，使其符合濾波器硬件系統(tǒng)。利用QuartusⅡ?qū)?xiàng)目進(jìn)行綜合,、編譯和調(diào)試,，生成原理圖模塊和RTL電路圖。通過(guò)對(duì)5 kHz方波信號(hào)進(jìn)行仿真濾波,，并將VHDL下載到硬件系統(tǒng)中進(jìn)行硬件實(shí)現(xiàn),，有效地提取到5 kHz的正弦信號(hào)。實(shí)驗(yàn)結(jié)果表明,，該設(shè)計(jì)很好地達(dá)到了FIR濾波器的性能,，為數(shù)字濾波器的設(shè)計(jì)與實(shí)現(xiàn)提供了新的途徑和方法,。
現(xiàn)在下載
VIP會(huì)員，AET專(zhuān)家下載不扣分,；重復(fù)下載不扣分,，本人上傳資源不扣分。