電荷耦合器件CCD(Charge Coupled Device)是20世紀(jì)70年代發(fā)展起來的一種半導(dǎo)體集成光電器件。與其他半導(dǎo)體光電器件相比，CCD具有噪聲低,、靈敏度高,、分辨率高等優(yōu)點(diǎn)，目前被廣泛應(yīng)用于天文觀測(cè),、航天遙感遙測(cè)和工業(yè)控制等領(lǐng)域[1],。然而，作為一種圖像傳感器,，CCD的輸出信號(hào)為模擬信號(hào),，其中總是會(huì)混雜各種噪聲。為提高圖像質(zhì)量,，需要對(duì)各種噪聲源及其抑制方法進(jìn)行研究[2-3],，本文主要對(duì)經(jīng)由信號(hào)處理電路的偏置漂移進(jìn)行研究并提出校正方法。

1 偏置漂移的產(chǎn)生
1.1 信號(hào)處理電路
    CCD信號(hào)處理電路如圖1所示,，CCD輸出信號(hào)經(jīng)過前置放大,、相關(guān)雙采樣、減法電路,、可變?cè)鲆娣糯蠛湍?shù)轉(zhuǎn)換后輸出數(shù)字圖像,。FPGA從模/數(shù)轉(zhuǎn)換器ADC接收有效像元和暗像元的量化值，并對(duì)暗像元的值進(jìn)行濾波等處理后更新數(shù)/模轉(zhuǎn)換器DAC的值,。

    相關(guān)雙采樣電路采用Analog Devices公司的AD9823芯片,，其基于反饋的箝位電路可以將信號(hào)中的殘留偏壓消除掉，輸出“偽差分”信號(hào)(OUTPUT,、REFOUT),。
1.2 減法電路
    為了增加信號(hào)的動(dòng)態(tài)范圍，需要把參考輸出(REFOUT)從芯片輸出(OUTPUT)中減去,。減法電路中用到的運(yùn)算放大器存在溫度漂移及失調(diào)電壓,，這在輸出圖像上表現(xiàn)為偏置隨時(shí)間漂移，如圖2所示,。

    從圖2可以看出,，隨著時(shí)間的增加，圖像的偏置漂移可達(dá)到100個(gè)碼值以上(量化AD分辨率為12 bit),。一般采用兩種方法來減小這種影響：(1)選用低溫漂,、低失調(diào)電壓的運(yùn)算放大器，并選用低溫漂的電阻,。但這樣不僅會(huì)大大增加電路的成本,，而且也不能從根本上解決問題。(2)加補(bǔ)償電路,，但會(huì)增加調(diào)試的難度并需要經(jīng)常校準(zhǔn),。為克服以上缺點(diǎn),，采用如圖1所示結(jié)構(gòu)的偏置漂移校正電路。其中FPGA完成暗像元量化值的處理工作,，并根據(jù)校正算法給出數(shù)/模轉(zhuǎn)換器的配置值,。
    因?yàn)橄嚓P(guān)雙采樣芯片將信號(hào)零電平箝位至暗像元電平，所以對(duì)暗像元來講,，相關(guān)雙采樣芯片的輸出OUTPUT與REFOUT相等,，設(shè)其值均為VBIAS。數(shù)/模轉(zhuǎn)換器的輸出為VIN-,，運(yùn)放的失調(diào)電壓為VID,，運(yùn)放的溫漂電壓為VT(t)，信號(hào)處理鏈路中引入的噪聲為Vnoise,，可變?cè)鲆娣糯笃鞯脑鲆鏋锳V,。由于采用了12 bit的ADC，其量化噪聲[4]可以忽略,。在偏置沒有漂移的情況下,，暗像元的量化值VFLXD應(yīng)滿足：
    
    由式(3)可知，如果FPGA直接將VIN-的值實(shí)時(shí)配置給數(shù)/模轉(zhuǎn)換器,，則由于Vnoise的存在,，會(huì)使得圖像的鄰近行偏置不一樣。為了讓圖像有較好的穩(wěn)定性(即在正常顯示圖像時(shí)),，不會(huì)看到圖像各行出現(xiàn)因頻繁的偏置漂移校正引起(如圖3所示)的條紋狀現(xiàn)象,，需要對(duì)暗像元的量化值VFLXD進(jìn)行低通濾波。

2 濾波器設(shè)計(jì)
    有限沖擊響應(yīng)FIR(Finite Impulse Response)數(shù)字濾波器因具有精度高,、有嚴(yán)格的線性相位等優(yōu)點(diǎn)被廣泛應(yīng)用[5],。與通用DSP相比，F(xiàn)PGA器件應(yīng)用于數(shù)字信號(hào)處理時(shí)速度更高,，成本更低,，更加靈活。使用Matlab和Xilinx 公司的開發(fā)套件ISE可以快速高效地設(shè)計(jì)兩種低通濾波器,。
    N階FIR數(shù)字濾波器可以用差分方程來描述,，即：
  
其中，y(n)是濾波器輸出信號(hào),，h(i)是濾波器的系數(shù),，x(n)是濾波器輸入信號(hào)。
2.1 窗函數(shù)法設(shè)計(jì)FIR低通濾波器
    低通濾波器設(shè)計(jì)指標(biāo)的選?。寒?dāng)濾波器階數(shù)過高(大于40階)時(shí),，會(huì)消耗大量的FPGA資源，而濾波器階數(shù)過低時(shí)又不能達(dá)到預(yù)期的濾波效果,。綜合考慮,，取濾波器階數(shù)為30階,、采樣頻率為1 kHz,。因?yàn)闇囟茸兓斐捎绊懙闹芷谠跀?shù)秒的量級(jí),，故取截止頻率為0.1 Hz。選擇主瓣和旁瓣比例可調(diào)的 Kaiser窗,，取Beta值=0.2,。
    使用Matlab2010a的FDATool(Filter Design & Analysis Tool)工具和ISE10.1的AccelDSP數(shù)字信號(hào)處理軟件聯(lián)合設(shè)計(jì)濾波器，使得設(shè)計(jì)更加簡(jiǎn)潔,、精確,、可靠[6]。
    使用Matlab軟件計(jì)算低通濾波器的系數(shù)h(i),，得到濾波器的輸入,、輸出功率譜密度PSD(Power Spectral Density)如圖4所示。從圖中可以看出,，輸入信號(hào)中在25 Hz以上的頻率成分的能量值衰減超過一半,。

    將浮點(diǎn)h(n)轉(zhuǎn)化為FPGA可以處理的定點(diǎn)數(shù)，對(duì)得到的定點(diǎn)低通濾波器進(jìn)行仿真,，得到其輸入,、輸出功率譜密度如圖5所示。從圖中可以看出,，輸入信號(hào)中在25 Hz以上的頻率成分的能量值衰減超過一半,。
 

3 校正方案及實(shí)驗(yàn)結(jié)果分析
3.1 閾值M的選取
    一旦暗像元的處理值大于或等于閾值M時(shí)，F(xiàn)PGA就會(huì)重新配置DAC,。
    設(shè)DAC分辨率為ΔVDA,、ADC的分辨率為ΔVAD、可變?cè)鲆娣糯笃鱒GA(Variable Gain Amplifier)的增益為AV,，取閾值：
    
    對(duì)8位圖像,，由以上分析可知，當(dāng)VGA的增益較小時(shí)(小于4),，通過控制DA完全可以將MLS控制在對(duì)圖像無任何影響的范圍內(nèi),；當(dāng)VGA的增益較大時(shí)，對(duì)MLS的控制能力稍弱,，此時(shí)可以通過增加DAC的精度(換成12 bit的DAC)或者減小DAC的參考電壓來提高性能,。
3.2 DAC調(diào)整周期的選取
    因?yàn)镕IR濾波器存在延時(shí)，本設(shè)計(jì)的濾波器延時(shí)為32個(gè)采樣時(shí)鐘周期(即32 ms),，所以不能對(duì)偏置漂移進(jìn)行實(shí)時(shí)校正,，否則在達(dá)到閾值時(shí)圖像灰度值會(huì)出現(xiàn)劇烈的變化。故校正周期Tr＞32 ms,。
    溫度等外界環(huán)境一般不會(huì)劇烈變動(dòng),，所以Tr的值可以取得稍大以減小隨機(jī)噪聲的影響,。但Tr越大對(duì)溫漂等的抑制能力就越弱，所以Tr不能太大,。綜上取Tr=100 ms,。3.3 實(shí)驗(yàn)結(jié)果分析
    本實(shí)驗(yàn)使用dalsa公司的高速線陣CCD IL-P3-B，信號(hào)處理電路如圖1所示,。實(shí)驗(yàn)條件為：行頻1 kHz,，截取系統(tǒng)上電1分鐘～2分40秒之內(nèi)的數(shù)據(jù)，外界環(huán)境為室溫(25 ℃),，VGA增益約為1.8倍,。
    分別在以下三種條件下獲取暗像元的量化值和DAC的配置值：(1)不加濾波對(duì)偏置漂移校正(如圖7)；(2)加入FIR低通濾波對(duì)偏置漂移進(jìn)行校正(如圖8),；(3)加入均值濾波對(duì)偏置漂移進(jìn)行校正(如圖9),。

    圖7、圖8和圖9中,，上方的淺色曲線是暗像元的值(即VFLXD),，深色曲線是對(duì)VFLXD進(jìn)行相應(yīng)濾波處理后的值?？梢钥吹?，對(duì)圖像偏置漂移進(jìn)行校正后，偏置被很好地控制在10個(gè)碼值以下,。

    圖7,、圖8和圖9中下方的曲線是FPGA給DAC的配置值(即VIN-)?？梢钥吹?，在同一時(shí)間內(nèi)，不加濾波對(duì)
偏置漂移進(jìn)行校正時(shí),，校正的次數(shù)為16次,，遠(yuǎn)遠(yuǎn)多于FIR低通濾波的1次和均值濾波的2次。而短時(shí)間內(nèi)過多的配置會(huì)使得圖像出現(xiàn)如圖3所示的條紋狀現(xiàn)象,。
    總之,，本設(shè)計(jì)的FIR低通濾波和均值濾波都可以達(dá)到預(yù)期要求。其中FIR低通濾波器能更好地濾除噪聲,，使偏置漂移校正更準(zhǔn)確,；而均值濾波器消耗的FPGA資源更少，也更容易實(shí)現(xiàn),。
    針對(duì)傳統(tǒng)CCD相機(jī)偏置漂移校正方法的不足,，本文提出了一種基于反饋的近實(shí)時(shí)偏置校正方法，并對(duì)此方法進(jìn)行了實(shí)驗(yàn)驗(yàn)證,。該方法能夠及時(shí)對(duì)偏置漂移進(jìn)行校正,，保證圖像不會(huì)出現(xiàn)由漂移產(chǎn)生的條紋狀現(xiàn)象,。由于引入模塊化的設(shè)計(jì)方案，后期可以通過更換性能更好的器件或者更佳的濾波算法獲得更好,、更迅速的偏置漂移校正效果,。
參考文獻(xiàn)
[1] 牟研娜，王鵬,，尹娜.CCD信號(hào)采樣位置選取方法的研究[J].航天返回與遙感,，2011,，32(1)：45-50.
[2] 佟首峰,，阮錦，郝志航.CCD圖像傳感器降噪技術(shù)的研究[J].光學(xué)精密工程,，2000,，8(2)：140-145.
[3] 李云飛，司國(guó)良,，郭永飛.科學(xué)級(jí)CCD相機(jī)的噪聲分析及處理技術(shù)[J].光學(xué)精密工程,，2005，13(增刊)：158-163.
[4] 徐桂芝,，張慧芬,，桑在中.超高速模數(shù)轉(zhuǎn)換器AD9224及其應(yīng)用[J].2002(4)：48-50.
[5] 饒知.基于FPGA的高效FIR濾波器設(shè)計(jì)與實(shí)現(xiàn).電子元器件應(yīng)用[J].2011，13(1)：6-9.
[6] 田耕,，胡彬.FPGA開發(fā)指南：邏輯設(shè)計(jì)篇[M].北京：人民郵電出版社,，2008：302-309.