臺(tái)積電物聯(lián)網(wǎng)業(yè)務(wù)開發(fā)處資深處長王耀東表示,，未來臺(tái)積電成長動(dòng)能來自于高階智慧型手機(jī),、高效運(yùn)算晶片,、物聯(lián)網(wǎng)及車用電子。而臺(tái)積電在10nm技術(shù)開發(fā)如預(yù)期,，今年底可以進(jìn)入量產(chǎn),，第一個(gè)采用10nm產(chǎn)品已達(dá)到滿意良率,，目前已經(jīng)有三個(gè)客戶產(chǎn)品完成設(shè)計(jì)定案，預(yù)期今年底前還有更多客戶會(huì)完成設(shè)計(jì)定案,，該產(chǎn)品在明年第1季開始貢獻(xiàn)營收,，且在2017年快速提升量產(chǎn)。

　　7nm部分,，臺(tái)積電該部分進(jìn)度優(yōu)異,，7nm在PPA及進(jìn)展時(shí)程均領(lǐng)先競爭對(duì)手，兩個(gè)應(yīng)用平臺(tái)高階智慧型手機(jī)及高效運(yùn)算晶片客戶都積極采用臺(tái)積電7nm先進(jìn)制程技術(shù),，且都有積極設(shè)計(jì)定案計(jì)畫,，預(yù)計(jì)在2017年上半年可完成，然后于2018年第1季進(jìn)入量產(chǎn),。

　　臺(tái)積電在5nm技術(shù)開發(fā)在今年年初進(jìn)行,，5nm將采用EUV極紫光技術(shù)來增進(jìn)設(shè)計(jì)線路密度，簡化制造程序,，同時(shí)降低生產(chǎn)成本,，因此，5nm的邏輯技術(shù)密度是7奈米的1.9倍,，而5奈米風(fēng)險(xiǎn)量產(chǎn)技術(shù)驗(yàn)證會(huì)在2019年上半年完成,，5nm與7nm技術(shù)演進(jìn)維持2年差距。