0 引言

    SiP（System-in-Package）系統(tǒng)級(jí)封裝技術(shù)已成為當(dāng)前電子技術(shù)發(fā)展的熱點(diǎn),，受到來(lái)自多個(gè)領(lǐng)域的關(guān)注,。

    這些關(guān)注者包括傳統(tǒng)的封裝設(shè)計(jì)者，也包括傳統(tǒng)的MCM設(shè)計(jì)者,，更多來(lái)源于傳統(tǒng)的PCB設(shè)計(jì)者,，甚至SoC的設(shè)計(jì)者也開(kāi)始密切關(guān)注SiP^[1]。

    傳統(tǒng)的封裝設(shè)計(jì)者通過(guò)SiP技術(shù)使得封裝的功能多樣化和系統(tǒng)化,，MCM設(shè)計(jì)者將原有的二維平面化的MCM升級(jí)為3D立體化的SiP,，PCB設(shè)計(jì)者通過(guò)SiP技術(shù)使系統(tǒng)盡可能地小型化，并且在功耗和性能上也取得一定的進(jìn)步,，SoC設(shè)計(jì)者則通過(guò)SiP技術(shù)作為SoC的低成本和快捷替代方案。

    SiP系統(tǒng)級(jí)封裝有兩個(gè)關(guān)鍵字：“系統(tǒng)”和“封裝”,，系統(tǒng),，是指能完成獨(dú)立的一種或多種功能，由相互作用相互依賴的若干組成部分結(jié)合而成,，具有特定功能的有機(jī)整體,。系統(tǒng)能獨(dú)立完成一定的功能，系統(tǒng)又是它從屬的更大系統(tǒng)的組成部分,。封裝,，就是把集成電路裸片（Die）放在承載體上，把管腳引出來(lái),，然后固定包裝成為一個(gè)整體,。封裝的3個(gè)主要功能是：保護(hù)裸芯片、尺度放大,、電氣連接^[2],。

    SiP系統(tǒng)級(jí)封裝則是通過(guò)封裝的形式來(lái)實(shí)現(xiàn)系統(tǒng)功能的有機(jī)整體，并對(duì)系統(tǒng)內(nèi)的多顆裸芯片進(jìn)行保護(hù),，尺度放大,，電氣連接。這里的電氣連接比普通封裝多了一層含義，除了將裸芯片和封裝外部電路進(jìn)行電氣連接之外,，SiP還承擔(dān)著對(duì)內(nèi)部芯片之間的電氣互聯(lián),，這就使得SiP和普通封裝有兩大重要區(qū)別。(1)因?yàn)檫B接關(guān)系的復(fù)雜性,，SiP通常需要原理圖,，而普通封裝則可以通過(guò)網(wǎng)絡(luò)表傳遞連接關(guān)系；(2)因?yàn)閮?nèi)部芯片互聯(lián)的復(fù)雜性,，SiP一定需要基板Substrate,，而普通封裝不一定需要基板，當(dāng)然,，現(xiàn)在比較復(fù)雜的單芯片封裝一般也是需要基板的^[3],。

    現(xiàn)在大家談及SiP，多從封裝工藝的角度入手,，往往淡化了系統(tǒng)本身能實(shí)現(xiàn)的功能,。實(shí)際上，一款SiP能否取得成功并被市場(chǎng)認(rèn)可,，系統(tǒng)功能的定義是最重要的,。系統(tǒng)功能定義包括了需要采用的各個(gè)芯片的功能，以及SiP系統(tǒng)最終能夠完成的各種任務(wù),。系統(tǒng)功能定義好了,，后面就是如何實(shí)現(xiàn)的問(wèn)題了，這是本文要著重?cái)⑹龅摹?/p>

    本文作者這些年一直參與和指導(dǎo)國(guó)內(nèi)各種類型的SiP項(xiàng)目,，在不同的SiP項(xiàng)目中,，采用了多種設(shè)計(jì)技術(shù)，深刻地體會(huì)到了不同的設(shè)計(jì)思路和技術(shù)帶給項(xiàng)目的巨大差異,，而3D設(shè)計(jì)技術(shù)則是SiP設(shè)計(jì)中區(qū)別于傳統(tǒng)封裝最為典型的,，覺(jué)得很有必要把3D設(shè)計(jì)的思路和方法介紹給SiP設(shè)計(jì)者，使設(shè)計(jì)者在SiP項(xiàng)目一開(kāi)始就能心中有數(shù),，并采用正確的設(shè)計(jì)思路和方法,。

1 3D設(shè)計(jì)技術(shù)

    3D設(shè)計(jì)是SiP設(shè)計(jì)中區(qū)別于傳統(tǒng)封裝設(shè)計(jì)最為典型的設(shè)計(jì)技術(shù)。

    傳統(tǒng)的封裝設(shè)計(jì)或者PCB設(shè)計(jì),，通常從2D的角度去考慮,，其設(shè)計(jì)環(huán)境也多是2D環(huán)境，設(shè)計(jì)師從頂視圖的角度去觀察和操作設(shè)計(jì)圖紙,，一般只關(guān)注X,、Y方向的規(guī)則定義和布局、鍵合,、布線,、覆銅等操作,。

    SiP則不同，為了在最小的面積內(nèi)封裝SiP系統(tǒng)中所需要的所有芯片,，僅僅考慮X,、Y方向是遠(yuǎn)遠(yuǎn)不夠的。這時(shí)候,，Z軸方向的考慮則帶給了設(shè)計(jì)師廣闊的設(shè)計(jì)空間,，3D設(shè)計(jì)技術(shù)也應(yīng)運(yùn)而來(lái)。

    從實(shí)際項(xiàng)目的經(jīng)驗(yàn)和工藝流程的特點(diǎn),，將3D設(shè)計(jì)技術(shù)分為兩部分來(lái)闡述,，分別是3D基板設(shè)計(jì)技術(shù)和3D組裝設(shè)計(jì)技術(shù)。

2 3D基板設(shè)計(jì)技術(shù)

    一般的PCB板和普通的封裝基板通常是二維設(shè)計(jì),。

    目前最常見(jiàn)的基板是通過(guò)通孔連接的多層基板,，這種基板結(jié)構(gòu)比較簡(jiǎn)單，采用Laminate層壓法制作,，即制作出每一層的導(dǎo)線或覆銅圖形后,，將多層壓合在一起，然后進(jìn)行鉆孔和孔金屬化^[4],。

    這種技術(shù)比較成熟,，已經(jīng)應(yīng)用很多年，目前還存在廣泛的應(yīng)用,，尤其是在設(shè)計(jì)密度不高的PCB中應(yīng)用廣泛,。在國(guó)內(nèi)軍工和航空航天等行業(yè)的項(xiàng)目應(yīng)用上，由于行業(yè)標(biāo)準(zhǔn)和規(guī)范的要求,，目前主流的PCB還是采用通孔互聯(lián),。

2.1 高密度互聯(lián)HDI

    隨著設(shè)計(jì)復(fù)雜程度提高，基板上的布線密度越來(lái)越高,，傳統(tǒng)的通孔工藝已經(jīng)無(wú)法滿足要求，出現(xiàn)了微孔和盲埋孔結(jié)合的工藝技術(shù),，稱之為高密度互聯(lián)^[5],。

    高密度互連HDI(High Density Interconnector)是生產(chǎn)封裝基板或者PCB印制板的一種技術(shù)，HDI一般采用Buildup+Laminate結(jié)構(gòu),，一般為N+M+N層,。其中M代表Laminate層，采用機(jī)械鉆孔工藝,，線寬和線間距及孔徑相對(duì)較大,；N層為Buildup層，使用激光微孔工藝,，提供更高精度的布線,，同時(shí)孔比較小，不占用太多的布線空間，進(jìn)一步提高了布線密度,。

    Laminate通常被稱為層壓法,，是指對(duì)每一層圖形處理完成后，將多層基板壓合到一起,，然后再進(jìn)行打孔和孔金屬化,，因?yàn)椴捎玫氖菣C(jī)械打孔，所以孔徑較大,，打孔效率也不高,，但可以多層疊加后打孔，以提高打孔效率^[6],。Buildup通常被稱為積層法,，是指對(duì)每一層圖形處理完成后，先打孔,，做孔金屬化,，然后在此基礎(chǔ)上再累加一層，做圖形處理,、打孔,、孔金屬化，這種工藝采用激光打孔,，打孔效率比較高,，但通常只能打一層，為了縮短激光打孔時(shí)間,，Buildup的介質(zhì)一般比較薄,，通常也比較軟，一般選擇樹(shù)脂含量較高的106,、1080等半固化片,。

    圖1是一個(gè)典型的2+4+2結(jié)構(gòu)的8層HDI基板截面圖。信號(hào)從第1層傳遞到第8層需要通過(guò)1-2的盲孔,，2-3的埋孔,，3-6的埋孔，6-7的埋孔以及7-8的盲孔,，雖然穿越的孔數(shù)量多,，但因?yàn)榭锥急容^短小，所以其疊加造成的寄生效應(yīng)反而比1-8通孔的寄生效應(yīng)小,。

    目前,，此種結(jié)構(gòu)的HDI工藝非常成熟，廣泛應(yīng)用于手機(jī),、數(shù)碼相機(jī)等電子產(chǎn)品中,。

2.2 腔體技術(shù)

    HDI技術(shù)大大提高了SiP基板的布線密度,，然而隨著基板表面安裝器件的增多，基板的面積無(wú)法再縮小,，同時(shí),，隨著大規(guī)模數(shù)字電路芯片的應(yīng)用，其Bond Wire通常會(huì)占用3～4排的Bond Pad空間,，多重鍵合也帶來(lái)了Bond Wire之間復(fù)雜的關(guān)系,，以及外層Bond Wire過(guò)長(zhǎng)而造成金絲塌陷。

    腔體Cavity作為陶瓷封裝中最常見(jiàn)的一種基本的基板工藝,，受到越來(lái)越多的重視,。目前，隨著技術(shù)的改進(jìn),，在許多塑封基板中也開(kāi)始使用腔體,，如最新的龍芯CPU塑封基板就采用了腔體結(jié)構(gòu)。

    腔體是一種3D立體結(jié)構(gòu),，為了真實(shí)地模擬腔體結(jié)構(gòu),，需要軟件對(duì)3D立體結(jié)構(gòu)有良好的支持。腔體Cavity是在基板上開(kāi)的一個(gè)孔槽,，通常不會(huì)穿越所有的板層（特殊情況下的通腔稱之為Contour）,。腔體可以是開(kāi)放式的，也可以是密閉在基板內(nèi)層空間的腔體,，腔體可以是單階腔體也可以是多階腔體,，所謂多階腔體就是在一個(gè)腔體的內(nèi)部再挖腔體，逐級(jí)縮小,，如同城市中的下沉廣場(chǎng)一樣^[3],。圖2是SiP基板中的各種腔體結(jié)構(gòu)。

    圖3是各種腔體在SiP設(shè)計(jì)軟件中的3D截圖,。

    通過(guò)腔體,，芯片可以埋置在基板內(nèi)部，節(jié)省表面安裝空間,。

    芯片安放在開(kāi)放式腔體中,，大致有以下3種原因：

    (1)腔體結(jié)構(gòu)有利于鍵合線的穩(wěn)定性，對(duì)于復(fù)雜芯片或者芯片堆疊,，常常要采用多層鍵合線，鍵合線的排列經(jīng)常有3～4排,，這樣外層鍵合線就會(huì)很長(zhǎng),，跨度很大，不利于鍵合線的穩(wěn)定性,，而腔體結(jié)構(gòu)則能有效改善這種問(wèn)題,，如圖4所示,。

    (2)腔體結(jié)構(gòu)有利于陶瓷封裝的密封，采用腔體結(jié)構(gòu)的陶瓷基板,，芯片和鍵合線均位于腔體內(nèi)部,，只需要用密封蓋板將SiP封裝密封即可。如果無(wú)腔體結(jié)構(gòu),，則需要專門(mén)焊接金屬框架來(lái)抬高蓋板的位置,，這樣就多了一道焊接工序，其焊縫的氣密性也需要經(jīng)過(guò)嚴(yán)格考核才能達(dá)到要求,。

    (3)腔體有利于SiP雙面安裝器件?，F(xiàn)在的SiP復(fù)雜程度很高，需要安裝的器件很多,，在基板單面經(jīng)常無(wú)法安裝上所有器件,，需要雙面安裝器件。這時(shí)候,，腔體結(jié)構(gòu)就大有用武之地,，通過(guò)腔體可以將一部分器件安裝在SiP封裝底部的中央，在封裝底部外側(cè)設(shè)計(jì)并植上焊接球,，如圖5所示,。

2.3 平面式埋置技術(shù)

    一般情況下，將分立的無(wú)源器件例如電阻,、電容,、電感埋入SiP基板采用兩種技術(shù)，一種是前面講到的腔體技術(shù),，另一種是通過(guò)特殊材料在基板中制作出不同形狀的電阻,、電容和電感，從而實(shí)現(xiàn)無(wú)源器件的埋置,。平面式埋置技術(shù)是指將電阻,、電容、電感等無(wú)源元件通過(guò)設(shè)計(jì)和工藝的結(jié)合,，以蝕刻或印刷方法將無(wú)源元件做在基板表層或者內(nèi)層,，用來(lái)取代基板表面需要焊接的無(wú)源元件，從而提高有源芯片的布局空間及布線自由度,，如圖6所示,。

    (1)平面式埋置電阻技術(shù)

    平面式埋置電阻技術(shù)通常采用高電阻率的材料，制作成各種形狀和不同電阻值的平面電阻,，目前提供電阻材料主要有DuPont,、Ohmega和TICER的阻性材料，工藝包括厚膜和薄膜兩種工藝,。

    (2)平面式埋置電容技術(shù)

    平面式埋置電容技術(shù)通常采用較大介電常數(shù)的介質(zhì)材料,。其結(jié)構(gòu)類似于平行板電容器,，兩側(cè)是金屬層，中間是高介電常數(shù),、低介質(zhì)損耗的介質(zhì)薄層,，從而提升電容量?？蛇x材料為電容材料有3M,、DuPont、Gould和Huntsman等多個(gè)廠家的容性材料,。

    (3)平面式埋置電感技術(shù)

    平面式埋置電感技術(shù)通常采用蝕刻銅箔或者鍍銅形成螺旋,、彎曲等形狀，或者利用層間過(guò)孔形成螺旋多層結(jié)構(gòu),。其特性取決于基材參數(shù)和圖形形狀結(jié)構(gòu),。目前能支持的電感值比較小，僅有幾納亨到幾十納亨,，主要以應(yīng)用在高頻模塊中為主,。

    圖7為平面式埋置電阻、電容,、電感基本結(jié)構(gòu),。

    相對(duì)而言，平面埋入電阻結(jié)構(gòu)比較簡(jiǎn)單,，常采用厚膜工藝,，即加工藝，需要在兩個(gè)金屬端子之間印刷出電阻形狀,，目前比較常用的4種形狀是矩形,、大禮帽形、折疊形,、蜿蜒形,，如圖8所示。矩形結(jié)構(gòu)簡(jiǎn)單,，最為常見(jiàn),，大禮帽型的突出部分便于進(jìn)行激光調(diào)阻，折疊型占用空間較小,，比較適合阻值較小的印刷電阻,，蜿蜒型則適合阻值較大的印刷電阻。

    平面埋置電容結(jié)構(gòu)相對(duì)復(fù)雜,，一般分為交叉指型,、印刷式和夾層式。

    交叉指型電容，其形狀如同兩只手的手指相對(duì)交叉一樣,，作為一個(gè)完整的元件放置在一個(gè)電氣層中，中間填充介質(zhì),。印刷式電容,，其結(jié)構(gòu)為底部?jī)蓧K金屬，分別作為此電容的兩個(gè)端子,。其中一塊面積較大,，上面覆蓋介質(zhì)，然后上面再印刷一層導(dǎo)體,，導(dǎo)體一端位于介質(zhì)層上方,，另外一端和面積較小的金屬端子搭接，其有效面積為被介質(zhì)隔開(kāi)的底層金屬和印刷導(dǎo)體所重疊的面積,。夾層式電容,，其結(jié)構(gòu)比較復(fù)雜，包含頂層金屬,、介質(zhì),、底層金屬以及一個(gè)過(guò)孔。圖9為3種平面埋置電容結(jié)構(gòu),。

    另外,，還有一種埋置電容的方法就是在整個(gè)介質(zhì)層中加入一層電容層，這種方式工藝相對(duì)簡(jiǎn)單,，請(qǐng)參看圖6中的電容材料層,。

3 3D組裝設(shè)計(jì)技術(shù)

3.1 芯片堆疊技術(shù)

    在SiP設(shè)計(jì)中，為了最大范圍地節(jié)省空間,，縮小基板的面積,，經(jīng)常會(huì)采用芯片堆疊設(shè)計(jì)，將多個(gè)芯片堆疊在一起,，中間插入介質(zhì)或采用特殊工藝進(jìn)行電氣隔離,。按照堆疊形式，主要分為金字塔型堆疊,、懸臂型堆疊和并排堆疊3類,。

    金字塔型芯片堆疊，是指按照從大到小的順序依次堆疊,，其中最底層的芯片可為鍵合芯片Bond Wire Die,，也可是倒裝焊芯片F(xiàn)lip Chip Die，如圖10所示,。

    懸臂型堆疊,，在芯片堆疊設(shè)計(jì)中，經(jīng)常會(huì)需要將同樣大小的芯片或不同形狀的芯片進(jìn)行堆疊,，這時(shí)候就不可避免地用到懸臂型堆疊,，堆疊中須插入一定厚度的介質(zhì),，用以墊高上層芯片，避免影響下層芯片的Bond Wire,。其加工方法則是從下往上,，堆疊一層鍵合一層，然后再堆疊,，再鍵合,，以此類推，如圖11所示,。

    并排堆疊,，在芯片堆疊設(shè)計(jì)中，有一種情況是兩個(gè)或者多個(gè)小的芯片并排堆疊在某個(gè)大芯片的上方,，即多個(gè)芯片位于堆疊的同一個(gè)平面,，中間需插入轉(zhuǎn)接板，上層芯片先通過(guò)鍵合或者倒裝焊形式將信號(hào)連接到轉(zhuǎn)接板,，然后通過(guò)轉(zhuǎn)接板再次鍵合,，將信號(hào)引到SiP基板，如圖12所示,。

3.2 TSV技術(shù)

    硅通孔TSV(Through Silicon Via)正成為SiP 3D組裝的一種新方法,，即在芯片的周邊進(jìn)行通孔，然后進(jìn)行芯片或晶圓的堆疊,，為設(shè)計(jì)人員提供了比引線鍵合和倒裝芯片堆疊更自由,、更高的密度和空間利用率。與Wire Bonding的芯片堆疊技術(shù)不同,，TSV能夠使芯片在三維方向堆疊的密度最大,，外形尺寸最小，并且大大改善芯片速度和降低功耗,。TSV被稱為繼Wire Bonding,、TAB和FlipChip之后的第四代封裝技術(shù)^[3]。

    目前,，TSV的應(yīng)用主要包括芯片直接互聯(lián)和硅轉(zhuǎn)接板互聯(lián),。

    芯片上的TSV-1，在這里把在裸芯片上直接打孔的TSV稱之為I型TSV,，簡(jiǎn)稱TSV-1,。

    在TSV-1中，多個(gè)垂直堆疊的芯片通過(guò)穿過(guò)芯片堆疊的垂直孔互連,，如圖13所示,。

    轉(zhuǎn)接板上的TSV-2，前文提到，在進(jìn)行并排堆疊的時(shí)候,，需要用到轉(zhuǎn)接板,，這種轉(zhuǎn)接板目前應(yīng)用比較多的是硅基板，通過(guò)在硅基板上進(jìn)行布線并打孔,，硅基板上下層均可布線,，并通過(guò)在硅基板上的通孔將上下層的布線連接起來(lái)，這種穿透硅基板的通孔也被稱之為T(mén)SV,，這里稱之為II型TSV，簡(jiǎn)稱TSV-2,，如圖14所示,。

    目前TSV-2在SiP中應(yīng)用也非常普遍，主要應(yīng)用硅基板的高密度特性,，提高布線的互聯(lián)密度,。

3.3 PoP封裝堆疊

    PoP(Package on Package)將超薄的小管腳間距球柵陣列(BGA)封裝堆疊起來(lái)，并裝配到表面,。如圖15所示,，這些BGA封裝經(jīng)過(guò)特殊的設(shè)計(jì)，能夠通過(guò)一個(gè)靈活,、但仍算標(biāo)準(zhǔn)的結(jié)構(gòu)來(lái)實(shí)現(xiàn)邏輯器件與存儲(chǔ)器件等的互連^[3],。

    PoP可以作為3D SiP技術(shù)一個(gè)有效且實(shí)用的補(bǔ)充，目前在手機(jī)等電子產(chǎn)品中應(yīng)用廣泛,。

4 結(jié)論

    3D技術(shù)是SiP系統(tǒng)級(jí)封裝中最典型也是最具特色的技術(shù),，本文從設(shè)計(jì)的角度出發(fā)，將3D設(shè)計(jì)技術(shù)分為3D基板設(shè)計(jì)技術(shù)和3D組裝設(shè)計(jì)技術(shù),。

    首先講述了通過(guò)HDI高密度互聯(lián)技術(shù)提高基板布線密度,，然講述了通過(guò)基板腔體實(shí)現(xiàn)芯片的靈活安裝，例如通過(guò)底部腔體,，在SiP基板下方安裝芯片,，而不影響SiP封裝在PCB上的安裝。

    在平面式埋置技術(shù)中,，講述了如何通過(guò)不同的材料和工藝,，實(shí)現(xiàn)在基板內(nèi)部埋置電阻、電容,、電感等無(wú)源器件,。

    在3D組裝設(shè)計(jì)技術(shù)中，也從設(shè)計(jì)的角度講述了芯片堆疊,，包括金子塔形堆疊,、懸臂型堆疊和并排堆疊。隨后講述了兩種形式的TSV技術(shù)，TSV-1是在芯片上直接進(jìn)行打孔和互聯(lián),，TSV-2是在硅轉(zhuǎn)接板上進(jìn)行打孔和互聯(lián),。

    最后，結(jié)合3D基板設(shè)計(jì)技術(shù)和3D組裝設(shè)計(jì)技術(shù),，可以得到一幅在SiP設(shè)計(jì)中可能用到的3D技術(shù)全圖,，如圖16所示。

    另外,，PoP技術(shù)以封裝進(jìn)行堆疊,，也是對(duì)3D SiP組裝技術(shù)的有效補(bǔ)充。SiP項(xiàng)目設(shè)計(jì)師或者項(xiàng)目負(fù)責(zé)人可根據(jù)SiP項(xiàng)目的實(shí)際情況,，合理選擇不同的3D設(shè)計(jì)技術(shù)的組合,，設(shè)計(jì)出一款成功的SiP產(chǎn)品。

參考文獻(xiàn)

[1] 李揚(yáng).SiP系統(tǒng)級(jí)封裝設(shè)計(jì)仿真技術(shù)[J].電子技術(shù)應(yīng)用,，2017,，43(7)：47-50，54.

[2] Li Yang.SiP System-in-Package design and simulation—Mentor EE flow advanced design guide[M].WILEY,，2017.

[3] 李揚(yáng),，劉楊.SiP系統(tǒng)級(jí)封裝設(shè)計(jì)與仿真—Mentor Expedition Enterprise Flow高級(jí)應(yīng)用指南[M].北京：電子工業(yè)出版社，2012.5.

[4] TUMMALA R R,，SWAMINATHAN M.系統(tǒng)級(jí)封裝導(dǎo)論——整體系統(tǒng)微型化[M].北京：化學(xué)工業(yè)出版社,，2014.

[5] Mentor Graphics.Advanced Packaging Guide，Release X-ENTP VX.2[Z].2016.

[6] GARROU P E,，TURLIK L.多芯片組件技術(shù)手冊(cè)[M].王傳聲,，葉天培，等,，譯.北京：電子工業(yè)出版社,，2006.

作者信息:

李  揚(yáng)

（奧肯思科技有限公司，北京100045）