在7月初于日本京都舉辦的VLSI Symposium(超大規(guī)模集成電路研討會(huì))期間,，臺(tái)積電展示了自己設(shè)計(jì)的一顆小芯片(chiplet)“This”,。 官方的基本參數(shù)上，披露了該芯片采用7nm工藝,，4.4x6.2mm（27.28 mm2）,，CoWos（晶圓基底封裝）,，雙芯片結(jié)構(gòu)，其一內(nèi)建4個(gè)Cortex A72核心,，另一內(nèi)建6MiB三緩,。
這依舊是TSMC一貫用公版設(shè)計(jì)做DEMO的習(xí)慣？還是更深的戰(zhàn)略布局,？對傳統(tǒng)Foundry的影響,？對Cadence和Synopsys是否有影響？對AI DSA的IP開發(fā)者生態(tài)造成什么影響,？
先參考近期臺(tái)媒一篇報(bào)道以及與T某位部長的交流：
臺(tái)灣成立了臺(tái)灣AI芯片聯(lián)盟（AI on Chip Taiwan Alliance）,，簡稱AITA,。這個(gè)聯(lián)盟是由56家信息技術(shù)和半導(dǎo)體制造公司,、集成電路設(shè)計(jì)和軟件公司組成，旨在促進(jìn)和加快臺(tái)灣AI芯片的開發(fā)和生產(chǎn),。成員公司包括臺(tái)積電（TSMC）,、聯(lián)華電子公司（UMC）、聯(lián)發(fā)科,、瑞泰半導(dǎo)體,、南亞科技、廣達(dá)電腦,、富士康電子,、華碩電腦和微軟臺(tái)灣等公司,。臺(tái)灣經(jīng)濟(jì)事務(wù)部表示，將向AITA成員公司提供相關(guān)AI芯片開發(fā)補(bǔ)貼,，單個(gè)項(xiàng)目的補(bǔ)貼金額不超過該計(jì)劃總資金的一半,。
“AITA最初的目標(biāo)是，開發(fā)半通用AI芯片,、異構(gòu)集成AI芯片和新興計(jì)算AI芯片,，并為AI芯片構(gòu)建一個(gè)軟件編譯環(huán)境?！?/p>
“讓AITA的會(huì)員公司能夠把AI芯片的開發(fā)成本降低10倍,，將開發(fā)時(shí)間縮短6個(gè)月或者更多，并促使臺(tái)灣成為全球AI芯片市場的佼佼者,?！?/p>
在TSMC官宣的幾個(gè)信源中有部分披露，包括chiplet基本參數(shù),，也聽到一些聲音在推測其戰(zhàn)略意圖,；不能否認(rèn)先進(jìn)封裝工藝對于簡化并延續(xù)設(shè)計(jì)、控制成本和加快投放的積極作用,，這也是INTC/AMD/Samsung等一線芯片廠的趨勢,。
一個(gè)細(xì)節(jié)是，這個(gè)7nm chiplet是用很貴的CoWos (2.5D)封裝（相對于INTC的較低良率的EMIB而言）,，雖說不算最先進(jìn)的3D IC,，也足以拉開國內(nèi)傳統(tǒng)的封裝廠3-5年代差。
我們知道,，chiplet封裝方案在INTC和AMD都在做,，導(dǎo)入新封裝方案是主流Fab的趨勢，畢竟用chiplet封裝個(gè)硬核就是準(zhǔn)產(chǎn)品化了,，也會(huì)減緩對新工藝節(jié)點(diǎn)的追逐,。對成長期的AI初創(chuàng)團(tuán)隊(duì)，對于有特殊設(shè)計(jì)和應(yīng)用場景的專精路線,，也不必重新發(fā)明輪子,，直接拼盤chiplets :)，通用電路晶體管數(shù)自然大于專用電路部分很多,，往一個(gè)die上設(shè)計(jì),，就不必重復(fù)其余大部分的通用電路勞動(dòng)了；
這個(gè)方案從技術(shù)上是好主意,，就是把DLA的通用硬核和專用矩陣電路分開了,；從商務(wù)上，chiplets也是主動(dòng)且具備高毛利預(yù)期的方案,，但實(shí)際不好說,，T有跟客戶直接競爭的嫌疑的,。思考一下上面第“3”條，那個(gè)大幅降成本增效的數(shù)值并不是Foundry可承諾的,；
雖不能確定TSMC會(huì)設(shè)計(jì)芯片（低概率）,，但作為假設(shè)，F(xiàn)oundry在此模式下,，對于國內(nèi)類似芯原這樣的集成產(chǎn)線或是不論軟/硬核的那些AI方案,，部分fabless直接引進(jìn)chiplet方案就好，簡化了設(shè)計(jì),，省去許多中間研發(fā)調(diào)試的成本/時(shí)間/風(fēng)險(xiǎn),。同時(shí)這種假設(shè)也近似Cadence等的商業(yè)策略，通用IP core都給調(diào)好了,，新設(shè)計(jì)團(tuán)隊(duì)專心探索workload/dataset并做好專用電路即可了,，chiplet甚至降低了流片負(fù)擔(dān)（設(shè)想如果一個(gè)AI芯片90%通用電路）。Time to Market將會(huì)縮短多倍,，縮短市場周期后的成本攤薄,、NRE、毛利同樣會(huì)更為可觀,，foundry也更加綁定和賦能了那些技術(shù)上游的fabless,。當(dāng)然，也設(shè)想下,，未來也許愈來愈沒有板級什么事了,。
這種假設(shè)的想象空間是，F(xiàn)oundry模式演變IDM-to-be,，積累更多通用IP之后,，便能同時(shí)支持通用/專用的產(chǎn)品化需求了，多年硬核gds的積累,，能夠給Fabless簡化設(shè)計(jì)成本進(jìn)而把握部分定價(jià)權(quán),，當(dāng)然，這僅是資本市場想象力,。反之對于傳統(tǒng)IDM的自產(chǎn)能力,，也會(huì)因此刺激其升級/擴(kuò)容吧，確保僅中低端大批次的品類送代工吧,。
此外,，假設(shè)這種新模式Foundry可以做一些基礎(chǔ)chiplet die的營銷并逐步擴(kuò)大上游產(chǎn)業(yè)鏈地位，IP庫不斷延展積累,，新模式演進(jìn)到一個(gè)周期，就可以看空傳統(tǒng)Foundry了吧：）傳統(tǒng)型foundry要做系統(tǒng)級的,、較新制程的,、高附加值的,、大批次的代工訂單會(huì)變得挑戰(zhàn)。
雖然,，TSMC一貫有用公版設(shè)計(jì)做demo的慣例,，但這次的設(shè)計(jì)思想和發(fā)布時(shí)間，似乎不能草率解讀,，但也不能極端解讀為TSMC去競爭客戶市場,。可以設(shè)想的是,，F(xiàn)oundry模式也許正在微變,，未來3-5年，全球哪里才有幾十萬人+級別的IC design隊(duì)伍的紅利以及繁榮的整機(jī)市場呢,？作為我國市場在高端制程上依賴的主要代工伙伴,，不妨去推測TSMC的戰(zhàn)略意圖。