現(xiàn)在的電子元?dú)庖娫絹碓礁咝?，直接比較為半導(dǎo)體技術(shù)提供的總體性能數(shù)據(jù)有時(shí)可能會產(chǎn)生誤導(dǎo),。像Rds(on)這樣的參數(shù)在動態(tài)條件下(如溫度)的可變性揭示了這個(gè)故事更加復(fù)雜。

    我們生活在一個(gè)世界里,，在這個(gè)世界里,，一切事物都在四維空間里相對地,、持續(xù)地運(yùn)動著。支持弦理論的物理學(xué)家可能會擴(kuò)展這一理論,，表明我們可能同時(shí)存在于至少10個(gè)維度中,，如果包括時(shí)間的話，可能存在于11個(gè)維度中,。然而,，從工程師的角度來看，尤其是在評估半導(dǎo)體時(shí),，關(guān)注的維度是時(shí)間;設(shè)備如何在動態(tài)電氣條件和外部影響下工作,，如工作溫度的變化。

    數(shù)據(jù)表提到的主要性能數(shù)據(jù)通常是針對“典型”溫度給出的,，通常在腳注中定義,，且總是25°C。盡管這幾乎是不現(xiàn)實(shí)的,，尤其是對于功率半導(dǎo)體而言,，但這種做法是整個(gè)行業(yè)的標(biāo)準(zhǔn)做法。不過,，它至少可以在競爭對手的設(shè)備之間進(jìn)行初步比較,。其他有用的優(yōu)點(diǎn)(FoMs)結(jié)合了在實(shí)際應(yīng)用中很重要的特點(diǎn),。一個(gè)例子是RdsA，它是晶體管上(或漏源)電阻(Rds)和模具面積(A)的乘積,。一個(gè)很低的Rds對于傳導(dǎo)損耗來說是很好的,，但是如果這是以很大的模具面積為代價(jià)的話，器件的電容就會變高,，開關(guān)損耗就會增加,。一個(gè)相關(guān)的FoM是Rds*Eoss，是Rds和轉(zhuǎn)換過程中能量損失的乘積,。

    Rds(on)和Eoss的值可以在設(shè)備數(shù)據(jù)表中找到,，或者至少可以從設(shè)備數(shù)據(jù)表中找到，但是這個(gè)額外的溫度維度確實(shí)應(yīng)該被考慮進(jìn)去,。例如,，650V UnitedSiC UF3C065040B3 SiC cascode器件的Rds(on)最大值為52毫歐姆(42個(gè)典型值)，可以與同一d2pak3 l包中的650V Si-Superjunction MOSFET進(jìn)行比較,，該包的Rds(on)最大值為45毫歐姆(40個(gè)典型值),。乍一看，SJ器件似乎更好,，特別是在25°C時(shí)其最大漏電流為46A(相比之下,，SiC FET僅為41A)。但是在150°C時(shí),，SJ器件的Rds(on)數(shù)字通常是96毫歐姆,，而SiC FET部分大約是67毫歐姆，而在175°C時(shí)通常只有78毫歐姆(圖1),。

    很明顯,，在更高的溫度下，當(dāng)功率元件真正工作時(shí),，SiC FET器件的性能要優(yōu)于SJ MOSFET,。這不僅僅是器件評級方式的一個(gè)怪癖，這是硅和碳化硅場效應(yīng)晶體管材料之間的固有區(qū)別;在摻雜水平上——碳化硅場效應(yīng)晶體管的摻雜水平通常高10-100倍——電子遷移率下降的速度隨溫度而加劇,。

    這里的關(guān)鍵點(diǎn)是,，表面上相似的部件在更高的溫度下會表現(xiàn)出很大的不同，SiC FET器件的導(dǎo)電損耗更低,，這意味著它在150°C下比SJ部件耗散的功率少了30%,。實(shí)際上，應(yīng)用程序?qū)⒍x當(dāng)前級別,，而不是開關(guān)中消耗的功率,。這意味著，對于給定的電流,，SiC fet的表現(xiàn)可能比Si更好,，因?yàn)镾iC的熱阻比Si低,，所以溫度更低。較低的開關(guān)損耗和碳化硅場效應(yīng)晶體管的體二極管損耗也降低了整體封裝損耗,，使得相對結(jié)溫升更低,，相對Rds(on)值更低?？紤]到碳化硅場效應(yīng)晶體管器件的門極費(fèi)用較低,，再加上相應(yīng)的節(jié)能措施,，例如采用更小的緩沖器,，好處就會大大增加。

    在選擇半導(dǎo)體開關(guān)時(shí),，應(yīng)該仔細(xì)研究數(shù)據(jù)表規(guī)范的細(xì)節(jié),，特別是像Rds(on)這樣的關(guān)鍵參數(shù)是如何隨溫度變化的。這些額外的尺寸是他們在現(xiàn)實(shí)生活中操作的地方,，可能會有一些驚喜等著工程師考慮碳化硅的選擇,。以上就是Rds(on)開關(guān)如何隨溫度變化的解析，希望對大家有所幫助,。

    我們生活在一個(gè)世界里,，在這個(gè)世界里，一切事物都在四維空間里相對地,、持續(xù)地運(yùn)動著,。支持弦理論的物理學(xué)家可能會擴(kuò)展這一理論，表明我們可能同時(shí)存在于至少10個(gè)維度中,，如果包括時(shí)間的話,，可能存在于11個(gè)維度中。然而,，從工程師的角度來看,，尤其是在評估半導(dǎo)體時(shí)，關(guān)注的維度是時(shí)間;設(shè)備如何在動態(tài)電氣條件和外部影響下工作,，如工作溫度的變化,。

    數(shù)據(jù)表提到的主要性能數(shù)據(jù)通常是針對“典型”溫度給出的，通常在腳注中定義,，且總是25°C,。盡管這幾乎是不現(xiàn)實(shí)的，尤其是對于功率半導(dǎo)體而言,，但這種做法是整個(gè)行業(yè)的標(biāo)準(zhǔn)做法,。不過，它至少可以在競爭對手的設(shè)備之間進(jìn)行初步比較,。其他有用的優(yōu)點(diǎn)(FoMs)結(jié)合了在實(shí)際應(yīng)用中很重要的特點(diǎn),。一個(gè)例子是RdsA,，它是晶體管上(或漏源)電阻(Rds)和模具面積(A)的乘積。一個(gè)很低的Rds對于傳導(dǎo)損耗來說是很好的,，但是如果這是以很大的模具面積為代價(jià)的話,，器件的電容就會變高，開關(guān)損耗就會增加,。一個(gè)相關(guān)的FoM是Rds*Eoss,，是Rds和轉(zhuǎn)換過程中能量損失的乘積。

    Rds(on)和Eoss的值可以在設(shè)備數(shù)據(jù)表中找到,，或者至少可以從設(shè)備數(shù)據(jù)表中找到,，但是這個(gè)額外的溫度維度確實(shí)應(yīng)該被考慮進(jìn)去。例如,，650V UnitedSiC UF3C065040B3 SiC cascode器件的Rds(on)最大值為52毫歐姆(42個(gè)典型值),，可以與同一d2pak3 l包中的650V Si-Superjunction MOSFET進(jìn)行比較，該包的Rds(on)最大值為45毫歐姆(40個(gè)典型值),。乍一看,，SJ器件似乎更好，特別是在25°C時(shí)其最大漏電流為46A(相比之下,，SiC FET僅為41A),。但是在150°C時(shí)，SJ器件的Rds(on)數(shù)字通常是96毫歐姆,，而SiC FET部分大約是67毫歐姆,，而在175°C時(shí)通常只有78毫歐姆(圖1)。

    很明顯,，在更高的溫度下,，當(dāng)功率元件真正工作時(shí)，SiC FET器件的性能要優(yōu)于SJ MOSFET,。這不僅僅是器件評級方式的一個(gè)怪癖,，這是硅和碳化硅場效應(yīng)晶體管材料之間的固有區(qū)別;在摻雜水平上——碳化硅場效應(yīng)晶體管的摻雜水平通常高10-100倍——電子遷移率下降的速度隨溫度而加劇。

    這里的關(guān)鍵點(diǎn)是,，表面上相似的部件在更高的溫度下會表現(xiàn)出很大的不同,，SiC FET器件的導(dǎo)電損耗更低，這意味著它在150°C下比SJ部件耗散的功率少了30%,。實(shí)際上,，應(yīng)用程序?qū)⒍x當(dāng)前級別，而不是開關(guān)中消耗的功率,。這意味著,，對于給定的電流，SiC fet的表現(xiàn)可能比Si更好,，因?yàn)镾iC的熱阻比Si低,，所以溫度更低,。較低的開關(guān)損耗和碳化硅場效應(yīng)晶體管的體二極管損耗也降低了整體封裝損耗，使得相對結(jié)溫升更低,，相對Rds(on)值更低,。考慮到碳化硅場效應(yīng)晶體管器件的門極費(fèi)用較低,，再加上相應(yīng)的節(jié)能措施,，例如采用更小的緩沖器，好處就會大大增加,。

    在選擇半導(dǎo)體開關(guān)時(shí),，應(yīng)該仔細(xì)研究數(shù)據(jù)表規(guī)范的細(xì)節(jié)，特別是像Rds(on)這樣的關(guān)鍵參數(shù)是如何隨溫度變化的,。這些額外的尺寸是他們在現(xiàn)實(shí)生活中操作的地方,，可能會有一些驚喜等著工程師考慮碳化硅的選擇,。以上就是Rds(on)開關(guān)如何隨溫度變化的解析,，希望對大家有所幫助。