《電子技術(shù)應(yīng)用》
您所在的位置:首頁 > EDA與制造 > 業(yè)界動態(tài) > AMD 官宣 3D Chiplet 架構(gòu):可實現(xiàn)“3D 垂直緩存”

AMD 官宣 3D Chiplet 架構(gòu):可實現(xiàn)“3D 垂直緩存”

2022-03-15
來源:IT之家
關(guān)鍵詞: AMD chiplet 封裝

  6 月 1 日消息 在今日召開的 2021 臺北國際電腦展(Computex 2021)上,AMD CEO 蘇姿豐發(fā)布了 3D Chiplet 架構(gòu),,這項技術(shù)首先將應(yīng)用于實現(xiàn)“3D 垂直緩存”(3D Vertical Cache),,將于今年年底前準(zhǔn)備采用該技術(shù)生產(chǎn)一些高端產(chǎn)品。

  本文引用地址:http://www.eepw.com.cn/article/202203/432001.htm

2c73cf8eb5fca8c4de2c77c7bce47d1b.png

  蘇姿豐表示,,3D Chiplet 是 AMD 與臺積電合作的成果,,該架構(gòu)將 chiplet 封裝技術(shù)與芯片堆疊技術(shù)相結(jié)合,設(shè)計出了銳龍 5000 系處理器原型,。

ad7e61efb509229c32db1824e7e05638.png

  官方展示了該架構(gòu)的原理,,3D Chiplet 將一個 64MB 的 7nm 的 SRAM 直接堆疊在每個核心復(fù)合體之上,總而將供給“Zen 3”核心的高速 L3 緩存數(shù)量增加到 3 倍,。

  3D 緩存直接與“Zen 3”的 CCD 結(jié)合,,通過硅通孔在堆疊的芯片之間傳遞信號和功率,支持每秒超過 2TB 的帶寬,。

a695e9b36384aa309ff06fd7dba0bf0b.png

504d973ad0d3face0d9f25f1f807432a.png

  3D Chiplet 架構(gòu)的處理器與目前的銳龍 5000 系列外觀上完全相同,,官方展示了一個 3D Chiplet 架構(gòu)的銳龍 9 5900X 原型(為了方便展示,官方拆了蓋子),。

e9165ee98f1b1287cda2ad94693e20cd.png

95f5f57f1207bba815f8d36835cb3db9.png

  蘇姿豐稱,,在實際設(shè)備中,一個單獨的 SRAM 將與每一塊 CCD 結(jié)合,,每塊 CCD 可獲得的緩存數(shù)量為 96MB,,而或在單個封裝中的 12 核或 16 核處理器總共可獲得 192MB 的緩存。




mmexport1621241704608.jpg


本站內(nèi)容除特別聲明的原創(chuàng)文章之外,轉(zhuǎn)載內(nèi)容只為傳遞更多信息,,并不代表本網(wǎng)站贊同其觀點,。轉(zhuǎn)載的所有的文章、圖片,、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有,。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無法一一聯(lián)系確認(rèn)版權(quán)者。如涉及作品內(nèi)容,、版權(quán)和其它問題,,請及時通過電子郵件或電話通知我們,以便迅速采取適當(dāng)措施,,避免給雙方造成不必要的經(jīng)濟(jì)損失,。聯(lián)系電話:010-82306118;郵箱:[email protected],。