《電子技術(shù)應(yīng)用》
您所在的位置:首頁 > 可編程邏輯 > 其他 > 教學(xué):FPGA存儲單元的四種調(diào)用方法

教學(xué):FPGA存儲單元的四種調(diào)用方法

2022-10-21
來源:科學(xué)計算technomania
關(guān)鍵詞: 存儲單元 Xilinx XPM Vivado

  首先,,什么是XPM?可能很多人沒聽過也沒用過,,它的全稱是Xilinx Parameterized Macros,,也就是Xilinx的參數(shù)化的宏,,跟原語的例化和使用方式一樣??梢栽?a class="innerlink" href="http://forexkbc.com/tags/Vivado" target="_blank">Vivado中的Tools->Language Templates中查看都有哪些XPM可以例化,。

 25.JPG

  26.JPG

  從上圖中可以看出,目前可以例化的XPM主要有三種:跨時鐘域處理,、FIFO和MEMORY,。

  我們以MEMORY為例,在Vivado中可以通過下面四種方式調(diào)用FPGA中的存儲單元,,均可以選擇是Block RAM還是Distributed RAM.

  方法1:RTL代碼

  我們在定義一個memory變量后,,可以在前面指定其資源類型:

  (*ram_style = “block” *)reg [3:0] mem_bram [15:0] ;

 ?。?ram_style = “distributed” *)reg [3:0] mem_dram [15:0] ;

  使用RTL代碼的方式非常靈活,,但由于少了很多的控制項,綜合后的結(jié)果可能不是最優(yōu)的,。

  方法2:原語(PrimiTIve)

  使用原語也可以例化MEMORY,,但沒見幾個工程師這么用過,因為接口實在太多了,,所以實用性不高,。

 27.JPG

  方法3:IP Core

  這種方式應(yīng)該是使用最多的,但缺點也很明顯:

  當(dāng)修改參數(shù)時需要重新打開IP,,然后Generate,;

  不同版本的Vivado之間還需要進(jìn)行Update;

  有時沒注意到IP中的參數(shù),,導(dǎo)致結(jié)果并不是自己想要的,;

  最近在調(diào)試中就碰到這樣一個問題,F(xiàn)IFO中的默認(rèn)輸出延遲是1,,即輸出數(shù)據(jù)比讀使能晚一拍,,而且Output Registers默認(rèn)是不勾選的。但這個選項不知道什么時候被改了,,導(dǎo)致程序最終的輸出結(jié)果一直有問題,,在debug時一直檢查的是RTL代碼,直到定位到FIFO模塊時才發(fā)現(xiàn)了這個問題,。如果此時我們使用的是XPM,,那從代碼中很容易就能看出來錯誤,。

  方法4:XPM_MEMORY

  相對而言,XPM的缺點就不是很明顯,,純代碼例化的方式更加靈活,、簡單。



更多信息可以來這里獲取==>>電子技術(shù)應(yīng)用-AET<< 

mmexport1621241704608.jpg 


 


本站內(nèi)容除特別聲明的原創(chuàng)文章之外,,轉(zhuǎn)載內(nèi)容只為傳遞更多信息,,并不代表本網(wǎng)站贊同其觀點。轉(zhuǎn)載的所有的文章,、圖片,、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無法一一聯(lián)系確認(rèn)版權(quán)者,。如涉及作品內(nèi)容,、版權(quán)和其它問題,請及時通過電子郵件或電話通知我們,,以便迅速采取適當(dāng)措施,,避免給雙方造成不必要的經(jīng)濟(jì)損失。聯(lián)系電話:010-82306118,;郵箱:[email protected],。