過去的40 年里,，不斷發(fā)展的工藝和架構(gòu)設(shè)計共同推動著摩爾定律持續(xù)前進，即使是今天也還有3 nm,、2 nm,、1 nm 先進工藝在地平線上遙遙可及,。但是現(xiàn)實趨勢來看，更高工藝,、更多核,、更大的芯片面積已經(jīng)不能帶來過去那種成本、性能,、功耗的全面優(yōu)勢,，摩爾定律確實是在進入一個發(fā)展平臺期，也意味著我們進入了“后摩爾時代”,。
本文引用地址：http://www.eepw.com.cn/article/202301/442657.htm
半導(dǎo)體設(shè)計產(chǎn)業(yè)開始不僅是通過工藝的提升,，而是更多考慮系統(tǒng)、架構(gòu),、軟硬件協(xié)同等,，從系統(tǒng)應(yīng)用來導(dǎo)向、從應(yīng)用來導(dǎo)向去驅(qū)動芯片設(shè)計,，讓用戶得到更好的體驗,。而這些也是EDA 行業(yè)需要給半導(dǎo)體賦能的關(guān)鍵方向。
芯片正變得越來越大,、越來越復(fù)雜,，我們需要更多的測試。而且芯片開發(fā)這種超級復(fù)雜的系統(tǒng)工程,，正在逐漸向“系統(tǒng)級驗證測試驅(qū)動開發(fā)”方向發(fā)展,，因為系統(tǒng)級驗證測試才能暴露發(fā)現(xiàn)系統(tǒng)級工程每個環(huán)節(jié)引入中的潛在問題,，并證明整體設(shè)計的正確。同時,，正在迅速發(fā)展的新型敏捷設(shè)計語言,，大多數(shù)也更偏向系統(tǒng)和架構(gòu)層面的設(shè)計定義，但這就引入了“如何快速驗證高層次設(shè)計定義”這個需求,。這幾方面的需求,，都要求更快、更好,、更完整,、更智能的測試驗證工具和方法學(xué)，即敏捷驗證,。目前很多EDA 驗證工具都在向敏捷的方向過渡,，但需要的不是“散兵游勇”，因此工具之間的整體協(xié)同也是敏捷驗證必不可少的特性,。
● 基于多核的高性能,、分布式系統(tǒng)成為軟件仿真驗證的新發(fā)展方向
軟件邏輯仿真以其高可調(diào)試性，在電路調(diào)試中始終占有重要地位,。但IP 和SoC 電路設(shè)計變得越來越復(fù)雜、與片上軟件的結(jié)合越來越緊密,，傳統(tǒng)只使用單核或少數(shù)CPU核的單進程仿真,，性能越來越無法滿足開發(fā)調(diào)試要求，對復(fù)雜IP經(jīng)常只能運行到幾赫茲或幾十赫茲的超低速度,。因此,，使用更多的處理器核、更多的進程進行大規(guī)模電路的軟件仿真,，是一個重要的發(fā)展方向,。
● 硬件驗證系統(tǒng)向統(tǒng)一系統(tǒng)、雙模模式發(fā)展基于FPGA 或?qū)Ｓ糜布挠布炞C系統(tǒng),，可以大大提高仿真性能,，是仿真驗證的重要手段。但是,，由于數(shù)字邏輯調(diào)試,、軟件開發(fā)、系統(tǒng)軟硬件集成,、硬件接口驗證等多種驗證目標(biāo)的沖突,，硬件驗證系統(tǒng)在過去由不同的團隊和公司，設(shè)計成了原型驗證和硬件仿真這兩種獨立的EDA 硬件仿真系統(tǒng),。但它們的本質(zhì)并無區(qū)別,，都是由一種可配置的硬件系統(tǒng)去仿真多樣化的目標(biāo)設(shè)計,。因此，在一種統(tǒng)一的硬件系統(tǒng)下,，根據(jù)不同的驗證場景需求進行不同的配置,，分別實現(xiàn)原型驗證模式和硬件仿真模式，用雙模系統(tǒng)替換原來的雙系統(tǒng),，從而實現(xiàn)節(jié)約硬件,、編譯、部署成本的目標(biāo),，已經(jīng)是一種從金錢,、時間、人力投入多個方面提高EDA 效率的發(fā)展方向,。
● 基于全新架構(gòu)的EDA 2.0 工具與云計算深度結(jié)合互聯(lián)網(wǎng)云平臺提供了近乎無限的計算彈性,、存儲彈性和訪問便捷性，因此EDA 2.0 應(yīng)該與云平臺和云上多樣化的硬件結(jié)合,，充分利用成熟的云端軟硬件生態(tài),。云平臺帶來的彈性資源可以支持EDA 2.0 的智能計算和自動化，用無限制的算力去優(yōu)化EDA 計算瓶頸,，使芯片設(shè)計流程更加智能,，并加速芯片設(shè)計流程。同時彈性的云端算力也能優(yōu)化用戶的設(shè)計成本,?；谠破脚_的EDA 2.0，其付費模式,、使用模式,、使用地點、使用設(shè)備都會更加靈活,，讓EDA 廠商和芯片設(shè)計團隊都不再把精力放在“用哪些軟硬件資源來設(shè)計芯片”上,，而更加關(guān)注“如何快速高質(zhì)量地設(shè)計芯片”。
基于今天的技術(shù)起點,，我們可以對EDA 軟硬件框架和算法做創(chuàng)新,、融合和重構(gòu)，拋棄過去的一些包袱,，采用更新的技術(shù)架構(gòu),。過去的單機或本地多機同步的軟件結(jié)構(gòu)要逐漸被改造為面向云平臺結(jié)構(gòu)的云原生軟件架構(gòu)，深度利用云端彈性性能,，并且給用戶提供更優(yōu)化的使用模式,。
● 多樣化的異構(gòu)EDA 計算加速芯片開發(fā)
EDA 的本質(zhì)是計算，包括各種流程驅(qū)動的圖結(jié)構(gòu)計算、基于布爾計算的求解計算,、數(shù)據(jù)庫驅(qū)動的設(shè)計數(shù)據(jù)調(diào)試,、大數(shù)據(jù)驅(qū)動的NP 問題求解空間折疊等等。近年來由機器學(xué)習(xí)和大數(shù)據(jù)處理驅(qū)動的新型異構(gòu)計算平臺層出不窮,，包括各種GPU,、NPU、基于新型處理器架構(gòu)的多核,、眾核CPU,、DPU 等等，甚至是基于模擬量的存儲計算,、光計算,，這些都有可能在1 個或多個方面輔助EDA 計算的加速，這也是眾多DSA 架構(gòu)團隊非常有興趣的應(yīng)用領(lǐng)域,。
● 形式化驗證更廣泛應(yīng)用,，逐漸成為驗證核簽（Sign-off）的必備工具
仿真方法學(xué)的應(yīng)用雖然普遍，但也有其驗證不完整,、耗費大量時間的固有缺陷,。而形式化驗證經(jīng)過過去幾十年的發(fā)展，已經(jīng)越來越成熟,，同時進一步使用高效的算法求解器,，透過智能調(diào)度引擎縮小求解空間，并配合新型分布式云計算進行快速的迭代,。形式化驗證不僅提供了一個比較完備的功能驗證手段,，也為開發(fā)流程中各個環(huán)節(jié)之間，例如HLS 往下到RTL,、RTL 到Gate，提供了一個非常有力的快速的等效性驗證方法,。
● 智能化系統(tǒng)級調(diào)試方案進一步實現(xiàn)驗證調(diào)試自動化
除了更多更好的仿真和形式化技術(shù)作為驗證手段,，不能忘記調(diào)試才是驗證的核心目的之一。多種EDA 驗證工具的功耗,、功能,、日志、覆蓋率等輸出,，最終都要匯總到調(diào)試工具中,，從整體到細(xì)節(jié)層層深入地分析。這個分析的流程,，除了需要優(yōu)秀的工程師,，還需要調(diào)試工具能更智能、更系統(tǒng)的自動從數(shù)據(jù)中提煉分析數(shù)據(jù),，幫助工程師定位和解決問題,。新一代EDA 2.0 的自動和智能,，必然需要智能的系統(tǒng)級調(diào)試方案的配合。
● 從系統(tǒng)級驗證場景定義到自動驗證系統(tǒng)的智能工具和方法學(xué)
IP 復(fù)用在現(xiàn)代SoC 和Chiplet system 中已經(jīng)是普遍現(xiàn)象,，因此對IP 的驗證需求實際上逐漸下降,。而隨之上升的是要驗證由眾多IP 或Chiplet 構(gòu)成的系統(tǒng)，在目標(biāo)驗證場景中的功能,、功耗,、性能是否能達到要求。因此我們需要的是從系統(tǒng)場景需求定義到芯片設(shè)計至系統(tǒng)集成之后整個流程中,，端到端的系統(tǒng)級場景驗證方法,。目前基于Accellera Systems Initiative 標(biāo)準(zhǔn)化組織定義的PSS可移植激勵標(biāo)準(zhǔn)，已經(jīng)初步推動EDA 向這個領(lǐng)域發(fā)展,。國內(nèi)和國外EDA 公司,，也推出了基于PSS 標(biāo)準(zhǔn)的場景級驗證工具，但其進一步形成產(chǎn)業(yè)生態(tài),，必然需要未來幾年的努力,。
● 系統(tǒng)級驗證得到更多廠商和工具的支持
過去20 年，EDA 行業(yè)一直在談?wù)撓到y(tǒng)級設(shè)計,，但是真正面向系統(tǒng)級設(shè)計的EDA 工具卻并不多,。這本質(zhì)是因為通用芯片為主流的時代，芯片設(shè)計者的核心目標(biāo)是PPA：即功耗,、性能和面積這些圍繞著“芯片設(shè)計”而展開的目標(biāo),。在這些核心目標(biāo)的驅(qū)動下，系統(tǒng)級設(shè)計很難展開,。但是,，隨著全球高端制造工藝逐漸進入瓶頸、中端制造工藝產(chǎn)能迅速發(fā)展,、系統(tǒng)級電子產(chǎn)品越來越集成化,、3D 制造和封裝逐漸普及這幾個趨勢，很多芯片可以接受犧牲一部分PPA 目標(biāo),，以達到更低設(shè)計成本和更快系統(tǒng)創(chuàng)新周期,。因此，“系統(tǒng)級EDA”會越來越多地得到更多廠商和工具的支持,，圍繞系統(tǒng)級EDA的創(chuàng)新也會越來越多,。
● 芯片和系統(tǒng)產(chǎn)業(yè)鏈歡迎新生代EDA 公司和創(chuàng)新工具的出現(xiàn)
EDA 產(chǎn)業(yè)從20 世紀(jì)70 年代初誕生至今40 多年，已經(jīng)形成了幾巨頭壟斷體系,，由EDA 巨頭和芯片公司聯(lián)合定義的芯片設(shè)計驗證方法學(xué),、工具鏈也基本固定。但近年來，隨著芯片成為系統(tǒng)產(chǎn)業(yè)的核心關(guān)鍵,，越來越多的目光投向了EDA,。我們可以看到谷歌致力于AI 打造的后端布局工具并倡導(dǎo)開源芯片項目；各種開源IP,、開源芯片,、圍繞Chisel、SpinalHDL 等多種EDA 語言的創(chuàng)新工具層出不窮,；中國國產(chǎn)EDA 公司紛紛嶄露頭角…,。我們可以預(yù)計，在系統(tǒng)產(chǎn)業(yè)的強大需求推動下,，新生代EDA 公司和創(chuàng)新工具必將越來越多,，將EDA 打造為更智能更高效率的產(chǎn)業(yè)鏈平臺。
更多信息可以來這里獲取==>>電子技術(shù)應(yīng)用-AET<<
