《電子技術(shù)應(yīng)用》
您所在的位置：首頁 > 模擬設(shè)計(jì) > 業(yè)界動(dòng)態(tài) > Cadence演示全球首款128GT/s PCIe 7.0光纖連接方案

Cadence演示全球首款128GT/s PCIe 7.0光纖連接方案

誤碼率僅有標(biāo)準(zhǔn)約 3%
2024-06-19
來源：Cadence

6 月 18 日消息,，Cadence 楷登電子在近日舉行的 2024 年 PCI-SIG 開發(fā)者大會(huì)（PCI-SIG DevCon 2024）上演示了全球首個(gè) PCIe 7.0 光纖連接方案,。

Cadence 在本次會(huì)議現(xiàn)場成功使用線性可插拔光學(xué)元件演示了傳輸速度達(dá) 128GT/s的光纖 PCIe 7.0 信號收發(fā)，無需 DSP / Retimer（注：重定時(shí)器）,。

0.png

在為期兩天的會(huì)議中,，Cadence 的演示系統(tǒng)保持了約 3*10-8 的超低未經(jīng)前向糾錯(cuò)誤碼率，是 PCIe 規(guī)范數(shù)值 1*10-6 的約 3%,，為前向糾錯(cuò)（FEC）提供了充足的余量,，從而保證了信號的質(zhì)量。

隨著 PCIe 協(xié)議版本的演進(jìn),，高速 PCIe 信號對傳輸介質(zhì)的要求日漸嚴(yán)苛?，F(xiàn)有的銅質(zhì) PCIe 線纜未來將面臨信號質(zhì)量低,、延遲高等問題，在覆蓋范圍更短的同時(shí)發(fā)熱也更大,。

而基于光纖的 PCIe 連接能解決銅信號鏈路的以上不足,，滿足數(shù)據(jù)中心系統(tǒng)對高速 PCIe 互聯(lián)的各種要求。因此 PCI-SIG 已于去年建立了 PCIe 光連接工作組,，負(fù)責(zé)開發(fā)相關(guān)技術(shù),。

此外 Cadence 還在 PCI-SIG DevCon 2024 上帶來了更為傳統(tǒng)的電氣 PCIe 7.0 方案等一系列高速互聯(lián)應(yīng)用展示。

0.png

▲ Cadence 部分展示內(nèi)容


Magazine.Subscription.jpg

本站內(nèi)容除特別聲明的原創(chuàng)文章之外,，轉(zhuǎn)載內(nèi)容只為傳遞更多信息,，并不代表本網(wǎng)站贊同其觀點(diǎn)。轉(zhuǎn)載的所有的文章,、圖片,、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無法一一聯(lián)系確認(rèn)版權(quán)者,。如涉及作品內(nèi)容,、版權(quán)和其它問題，請及時(shí)通過電子郵件或電話通知我們,，以便迅速采取適當(dāng)措施,，避免給雙方造成不必要的經(jīng)濟(jì)損失。聯(lián)系電話：010-82306118,；郵箱：[email protected],。