SRAM是英文Static RAM的縮寫,，它是一種具有靜止存取功能的內(nèi)存，不需要刷新電路即能保存它內(nèi)部存儲的數(shù)據(jù).
基本簡介
SRAM不需要刷新電路即能保存它內(nèi)部存儲的數(shù)據(jù),。而DRAM(Dynamic Random Access Memory)每隔一段時間，要刷新充電一次,，否則內(nèi)部的數(shù)據(jù)即會消失,，因此SRAM具有較高的性能,，但是SRAM也有它的缺點，即它的集成度較低,，相同容量的DRAM內(nèi)存可以設計為較小的體積,，但是SRAM卻需要很大的體積，且功耗較大,。所以在主板上SRAM存儲器要占用一部分面積,。
主要規(guī)格
一種是置于CPU與主存間的高速緩存，它有兩種規(guī)格：一種是固定在主板上的高速緩存(Cache Memory
);另一種是插在卡槽上的COAST(Cache On A Stick)擴充用的高速緩存,，另外在CMOS芯片1468l8的電路里,，它的內(nèi)部也有較小容量的128字節(jié)SRAM，存儲我們所設置的配置數(shù)據(jù),。還有為了加速CPU內(nèi)部數(shù)據(jù)的傳送,，自80486CPU起，在CPU的內(nèi)部也設計有高速緩存,，故在Pentium CPU就有所謂的L1 Cache(一級高速緩存)和L2Cache(二級高速緩存)的名詞,，一般L1 Cache是內(nèi)建在CPU的內(nèi)部，L2 Cache是設計在CPU的外部,，但是Pentium Pro把L1和L2 Cache同時設計在CPU的內(nèi)部,，故Pentium Pro的體積較大。最新的Pentium II又把L2 Cache移至CPU內(nèi)核之外的黑盒子里,。SRAM顯然速度快,，不需要刷新的操作，但是也有另外的缺點,，就是價格高,，體積大，所以在主板上還不能作為用量較大的主存,。
基本特點
現(xiàn)將它的特點歸納如下：
◎優(yōu)點,，速度快，不必配合內(nèi)存刷新電路,，可提高整體的工作效率,。
◎缺點，集成度低,，功耗較大,，相同的容量體積較大，而且價格較高,，少量用于關鍵性系統(tǒng)以提高效率,。
◎SRAM使用的系統(tǒng)：
○CPU與主存之間的高速緩存。
○CPU內(nèi)部的L1/L2或外部的L2高速緩存。
○CPU外部擴充用的COAST高速緩存,。
○CMOS 146818芯片(RT&CMOS SRAM),。
主要用途
SRAM主要用于二級高速緩存(Level2 C ache)。它利用晶體管來存儲數(shù)據(jù),。與DRAM相比,，SRAM的速度快，但在相同面積中SRAM的容量要比其他類型的內(nèi)存小,。
基本的SRAM的架構如圖1所示,，SRAM一般可分為五大部分:存儲單元陣列(core cells array)，行/列地址譯碼器(decode),，靈敏放大器(Sense Amplifier),，控制電路(control circuit)，緩沖/驅(qū)動電路(FFIO),。
SRAM是靜態(tài)存儲方式,，以雙穩(wěn)態(tài)電路作為存儲單元，SRAM不象DRAM一樣需要不斷刷新,，而且工作速度較快,，但由于存儲單元器件較多，集成度不太高,，功耗也較大,。
工作原理
假設準備往圖2的6T存儲單元寫入“1”，先將某一組地址值輸入到行,、列譯碼器中,，選中特定的單元，然后使寫使能信號WE有效,，將要寫入的數(shù)據(jù)“1”通過寫入電路變成“1”和“0”后分別加到選中單元的兩條位線BL,BLB上,，此時選中單元的WL=1，晶體管N0,N5打開,，把BL,BLB上的信號分別送到Q,QB點,，從而使Q=1,，QB=0,，這樣數(shù)據(jù)“1”就被鎖存在晶體管P2,P3,N3,N4構成的鎖存器中。寫入數(shù)據(jù)“0”的過程類似。
結構原理
SRAM ( Static RAM)，即靜態(tài)RAM.它也由晶體管組成,。接通代表1,，斷開表示0，并且狀態(tài)會保持到接收了一個改變信號為止,。這些晶體管不需要刷新,，但停機或斷電時，它們同DRAM一樣,，會丟掉信息,。SRAM的速度非常快,，通常能以20ns或更快的速度工作,。一個DRAM存儲單元僅需一個晶體管和一個小電容.而每個SRAM單元需要四到六個晶體管和其他零件。所以,，除了價格較貴外,，SRAM芯片在外形上也較大，與DRAM相比要占用更多的空間,。由于外形和電氣上的差別,，SRAM和DRAM是不能互換的,。
SRAM的高速和靜態(tài)特性使它們通常被用來作為Cache存儲器。計算機的主板上都有Cache插座,。SRAM下圖所示的是一個SRAM的結構框圖,。
由上圖看出SRAM一般由五大部分組成，即存儲單元陣列,、地址譯碼器(包括行譯碼器和列譯碼器),、靈敏放火器、控制電路和緩沖/驅(qū)動電路,。在圖中,，A0-Am-1為地址輸入端，CSB.WEB和OEB為控制端,，控制讀寫操作,，為低電平有效，1100-11ON-1為數(shù)據(jù)輸入輸出端,。存儲陣列中的每個存儲單元都與其它單元在行和列上共享電學連接,，其中水平方向的連線稱為“字線”，而垂直方向的數(shù)據(jù)流入和流出存儲單元的連線稱為“位線”,。通過輸入的地址可選擇特定的字線和位線,，字線和位線的交叉處就是被選中的存儲單元，每一個存儲單元都是按這種方法被唯一選中,，然后再對其進行讀寫操作,。有的存儲器設計成多位數(shù)據(jù)如4位或8位等同時輸入和輸出，這樣的話,，就會同時有4個或8個存儲單元按上述方法被選中進行讀寫操作,。
在SRAM 中，排成矩陣形式的存儲單元陣列的周圍是譯碼器和與外部信號的接口電路,。存儲單元陣列通常采用正方形或矩陣的形式,，以減少整個芯片面積并有利于數(shù)據(jù)的存取。以一個存儲容量為4K位的SRAM為例,，共需12條地址線來保證每一個存儲單元都能被選中(212 =-4096),。如果存儲單元陣列被排列成只包含一列的長條形，則需要一個12/4K位的譯碼器,，但如果排列成包含64行和64列的正方形,，這時則只需一個6/64位的行譯碼器和一個6/64位的列譯碼器，行,、列譯碼器可分別排列在存儲單元陣列的兩邊,，64行和64列共有4096個交叉點，每一個點就對應一個存儲位,。因此,，將存儲單元排列成正方形比排列成一列的長條形要大大地減少整個芯片地面積,。存儲單元排列成長條形除了形狀奇異和面積大以外，還有一個缺點,，那就是排在列的上部的存儲單元與數(shù)據(jù)輸入/輸出端的連線就會變得很長,，特別是對于容量比較大得存儲器來說,，情況就更為嚴重,，而連線的延遲至少是與它的長度成線性關系，連線越長,，線上的延遲就越大,，所以就會導致讀寫速度的降低和不同存儲單元連線延遲的不一致性，這些都是在設計中需要避免的,。