??? 金秋的十月,，Altera SOPC World 2008分別在深圳,、杭州、北京召開,，三站上千名工程師參加了這一探討“高性能" title="高性能">高性能與低功耗" title="低功耗">低功耗設(shè)計(jì)”的技術(shù)盛宴,。本屆Altera SOPC World 2008，Altera不但搶先披露了將今年年底提供工程樣片的新的40-nm Stratix IV FPGA一些細(xì)節(jié),，更和合作伙伴一起發(fā)布了有關(guān)利用FPGA實(shí)現(xiàn)高性能與低功耗設(shè)計(jì)的方案,，并探討了Cyclone III FPGA和MAX IIZ CPLD一些最新應(yīng)用,。本屆Altera SOPC World 2008傳達(dá)了這樣的信息：在FPGA領(lǐng)域，高性能和低功耗是可以實(shí)現(xiàn)魚和熊掌兼得的,。

?

?

會(huì)場座無虛席

?

FPGA與全球金融危機(jī)中的本土公司發(fā)展?

?

?? “在這次席卷全球的金融風(fēng)暴中,，中國不可能獨(dú)善其身，面對(duì)金融風(fēng)暴,，本土制造企業(yè)要做的就是利用核心知識(shí)產(chǎn)權(quán)來創(chuàng)新,。”Altera中國區(qū)銷售經(jīng)理鐘屹在深圳站的致辭中指出,，“我們本土企業(yè)中華為,、中興和邁瑞是三家利用獨(dú)有知識(shí)產(chǎn)權(quán)創(chuàng)新的典范，本土企業(yè)可以利用這次機(jī)會(huì),，在逆境中前進(jìn),。”

?

??? 具體到企業(yè)的運(yùn)營,，他指出本土企業(yè)首先要做的就是用最小的成本實(shí)現(xiàn)最大的收益,，另外就是要了解如何提升企業(yè)的生產(chǎn)率，如何去實(shí)現(xiàn)創(chuàng)新,。而這三點(diǎn)又恰恰和FPGA有關(guān),，他強(qiáng)調(diào)Altera為助力本土企業(yè)實(shí)現(xiàn)上述目標(biāo)提供了所需的高中低所有產(chǎn)品，12月Altera 40nm Stratix? IV將面市,，會(huì)給客戶帶來更多創(chuàng)新的功能和設(shè)計(jì),。

?

??? 作為本土創(chuàng)新的典范之一，中興通訊天線研究院BBU研發(fā)中心算法部部長張睿在深圳站上結(jié)合中興通訊的實(shí)際介紹了自主知識(shí)創(chuàng)新的體會(huì)和對(duì)未來技術(shù)演進(jìn)的預(yù)測,，他指出,，“中興在標(biāo)準(zhǔn)和專利領(lǐng)域非常活躍,，目前專利申請(qǐng)總數(shù)14800余項(xiàng),，90％以上為發(fā)明專利申請(qǐng)，國際專利申請(qǐng)超過1100項(xiàng),，此外中興還加入50多個(gè)國際標(biāo)準(zhǔn)化組織,，牽頭、參與制定的國家,、行業(yè)標(biāo)準(zhǔn)和企業(yè)標(biāo)準(zhǔn)900多項(xiàng),，參與率90％！”

?

??? 他強(qiáng)調(diào),，目前電信運(yùn)營商最關(guān)注如何降低總擁有成TCO(total cost of ownership),。要滿足運(yùn)營商這些需求，就需要在基站的站點(diǎn)數(shù)量、低功耗設(shè)計(jì),、升級(jí)成本,、土建成本等方面節(jié)約成本，而落實(shí)到基站設(shè)計(jì)上,，就是要實(shí)現(xiàn)高集成高效率基站設(shè)計(jì),。例如GSM從傳統(tǒng)的單密度到雙密度、四密度,，多載波進(jìn)一步提高基站集成度,，單機(jī)柜從支持6載頻到18、36載頻等,。這樣就促使CPU,、DSP、FPGA,、ASIC放棄原來獨(dú)立演進(jìn)的路線,，逐步發(fā)展為互相滲透式的“融合和高集成”式演進(jìn)，例如DSP向多核發(fā)展,，并融合ASIC,，而FPGA開始集成軟核和硬核" title="硬核">硬核并取代ASIC部分功能，這樣發(fā)展下去,，“SoC會(huì)終結(jié)這個(gè)趨勢嗎,？?！彼岢隽诉@樣的問題。

?

?

什么樣的FPGA可以成為SoC終結(jié)者嗎,？?

?

??? 就像要回答他的疑問,，Altera亞太區(qū)副總裁兼董事總理Erhaan Shaikh在題為《多處理技術(shù)提高性能、降低功耗" title="降低功耗">降低功耗》的演講中指出未來電子應(yīng)用不但需要更有效地電源管理,，更需要高性能,，為了滿足這個(gè)雙重的需要，業(yè)界需要更靈活的技術(shù),，而FPGA是理想的解決方案,。

?

?

?

??? 移動(dòng)通信和互聯(lián)網(wǎng)極大地豐富并方便了我們的生活，但是,，這樣的便利帶來了是能源的消耗加劇,。他舉例說目前一個(gè)柴油發(fā)電基站每年需要消耗5238加侖柴油，以每加侖4美元計(jì)算,，消耗的柴油就超過2萬美元,。但是，全球互聯(lián)網(wǎng)帶寬消耗卻是每年在快速增加，迫使需要投入更多的電信設(shè)備,，現(xiàn)在產(chǎn)業(yè)已經(jīng)達(dá)成共識(shí),，就是利用多核體系來應(yīng)對(duì)性能提升需求。Intel CEO曾經(jīng)勾畫了未來處理器的雛形,，它“單個(gè)芯片中有數(shù)十億個(gè)晶體管,、可配置電路模塊、所有層次上實(shí)現(xiàn)并行,、專用低功耗引擎實(shí)現(xiàn)實(shí)時(shí)信號(hào)處理,、大規(guī)模高速全局可配置存儲(chǔ)器、與現(xiàn)有軟件兼容......”

?

?

??? Erhaan Shaikh指出現(xiàn)在有一個(gè)器件可以吻合這個(gè)構(gòu)想中的處理器,，它有“23億個(gè)晶體管,、700萬可配置邏輯門、所有層次上實(shí)現(xiàn)并行,、嵌入式DSP實(shí)現(xiàn)748GMACS計(jì)算性能,、超過1000個(gè)的I/O管腳實(shí)現(xiàn)組內(nèi)和組之間可以高速連接、可配置片內(nèi)存儲(chǔ)器高達(dá)22Mb,，36Tbps帶寬,，可以利用標(biāo)準(zhǔn)HDL設(shè)計(jì)和綜合”，這就是即將面市的Stratix IV EP4SGX530 FPGA!與Intel的Tukwila相比,，它真正實(shí)現(xiàn)了高性能與低功耗――擁有25億個(gè)晶體管的Stratix? IV功耗只有10到20瓦,！而同等性能的Intel Tukwila功耗達(dá)130到170瓦！

?

?

Stratix IV 大揭秘：如何兼得高性能與低功耗?

??? Erhaan Shaikh對(duì)Stratix IV的描述無疑勾起與會(huì)者對(duì)其性能的猜想,，這到底是一款什么樣的FPGA,？Altera南中國區(qū)工程應(yīng)用經(jīng)理郭晶和 Altera資深應(yīng)用工程師花小勇為大家揭開了Stratix IV神秘的面紗。

?

1,、 Stratix IV性能指標(biāo)揭秘?

?

??? Stratix IV是密度最大的FPGA,，它有高達(dá)680K的LE，有高達(dá)22.4Mbits的內(nèi)部RAM擁有1,360個(gè)18 x 18乘法器,！它有最大的帶寬,，32個(gè)收發(fā)器" title="收發(fā)器">收發(fā)器，工作在600Mbps和8.5 Gbps 之間,，另外16個(gè)收發(fā)器模塊,，工作在600Mbps和3.2 Gbps 之間，有320Gbps全雙工貸款以及優(yōu)異的信號(hào)完整性,?；ㄐ∮轮赋觯骸癆ltera在Stratix? IV上實(shí)現(xiàn)了收發(fā)器創(chuàng)新，并增強(qiáng)了功能,，例如有可配置的第五和第六全雙工通道,，通道綁定最多為24個(gè)通道,，支持SFI-5和HyperTransport3.0協(xié)議，而且收發(fā)器設(shè)置,、數(shù)據(jù)速率和洗衣運(yùn)行時(shí)間都是可重新配置的,。”

?

??? 他指出動(dòng)態(tài)可重新配置不需要額外的軟件開銷并減少線卡開銷,，因此可以幫助系統(tǒng)商降低成本,。

???

??? 在收發(fā)器中，jitter和信號(hào)完整性是關(guān)鍵指標(biāo),，在Stratix IV中,，抖動(dòng)指標(biāo)符合PCI Express、CEI-6和SONET/SDH指標(biāo),，并有余量,，并內(nèi)置預(yù)加重和均衡，可驅(qū)動(dòng)6.375Gbps的50英寸FR-4背板,。

?

??? 花小勇特別指出目前只有Altera提供即插即用的信號(hào)完整性,，當(dāng)PVT變化時(shí)，可以監(jiān)視并優(yōu)化接收均衡,。

Stratix IV的另一大特色是提供大量經(jīng)過預(yù)驗(yàn)證的復(fù)雜IP硬核模塊,，包括X8、X4,、X2,、X1 PCI Express2.0規(guī)范兼容內(nèi)核，集成TL,、DLL,、PHY/MAC和收發(fā)器等，“這些硬核可以省下40k的邏輯單元,，而且因?yàn)檫@些硬核不用編譯,，所以可以不考慮時(shí)序限制?！彼赋觥?/P>

?

??? 花小勇指出Stratix IV也有最好的存儲(chǔ)器接口,，實(shí)現(xiàn)了1067Mbps/533MHz的DDR3智能接口模塊,，可以具有PVT自動(dòng)校準(zhǔn)功能。此外,，Stratix? IV的動(dòng)態(tài)片內(nèi)端接可以節(jié)省1瓦的功耗（72I/F）,，它還有豐富的存儲(chǔ)器帶寬支持416Gbps（333MHz）、463Gbps（400MHz）,、556Gbps（533MHz）等新一代應(yīng)用,。

?

??? 除了有出色的DSP性能以及強(qiáng)大的嵌入式處理器，Stratix IV另一個(gè)重要特點(diǎn)是采用了優(yōu)化的機(jī)構(gòu)體系，其自適應(yīng)邏輯模塊（ALU）可以在更短時(shí)間完成邏輯操作,?；ㄐ∮轮赋鯢PGA個(gè)更關(guān)注功效的概念，就是每瓦功率達(dá)到的最大性能,，單方面追求性能最大化沒有實(shí)際意義,，利用Altera的可編程功耗技術(shù)可以將非關(guān)鍵路徑的功耗降低，實(shí)現(xiàn)功效最大化,。與同類級(jí)別的FPGA相比,，Stratix IV不但性能出眾，而且功耗降低很多,。

?

2,、 Stratix IV低功耗技術(shù)解密?

?

??? 那么，Stratix IV是如何實(shí)現(xiàn)高性能下的低功耗呢,？郭晶指出Altera通過六大技術(shù)降低了FPGA的功耗,，這六大技術(shù)是：

• 使用高級(jí)工藝，并進(jìn)行功耗優(yōu)化,；
• 可編程功耗和加速電路,；
• 降低供電電壓（Stratix IV的內(nèi)核電壓降低到0.9 V）；
• 硬核知識(shí)產(chǎn)權(quán)(IP),；
• 降低電感和電容(LC)的設(shè)計(jì)方法,；
• 封裝技術(shù)。

??? 而在功耗和性能優(yōu)化方面,，實(shí)際是貫穿了從工藝到IC設(shè)計(jì),、IC開發(fā)、系統(tǒng)開發(fā)的整個(gè)流程,。如下圖所示,。在工藝技術(shù)方面的優(yōu)化，不是簡單地將65nm升級(jí)到40nm,，實(shí)際上牽涉到更多技術(shù),，例如在工藝技術(shù)方面就采用了硅片攙雜、三次門氧化,、電壓供電電平,、金屬互聯(lián)等技術(shù)。

?

?

?

?

??? 實(shí)際上,，在Stratix IV中,，還采用了稱為應(yīng)變硅的工藝技術(shù)，它的好處是電子和空穴移動(dòng)能力提高了30%,，泄漏功率不變,，速度提高約30%,。速度不變，Ioff降低約50倍,！

?

?

?

??? 值得一提的是Stratix III中的可編程功耗技術(shù)仍應(yīng)用在Stratix IV中,，它和Quartus II軟件 的PowerPlay功耗分析功能一起，可以大幅度降低FPGA的動(dòng)態(tài)功耗和靜態(tài)功耗,?？删幊坦募夹g(shù)不是將沒有使用的資源關(guān)斷。在具體實(shí)現(xiàn)中,，Quartus軟件會(huì)決定哪些電路(晶體管)應(yīng)處在高速(HS)模式和低功耗(LP)模式,。通過調(diào)整背向偏置電壓來改變閾值電壓，減小非關(guān)鍵時(shí)序通路上的晶體管泄漏 (提高閾值電壓),，從而在需要的地方降低功耗,，提高性能。

?

??? 可編程功耗技術(shù)是內(nèi)置在Stratix III器件芯片中的體系結(jié)構(gòu)創(chuàng)新,，當(dāng)某些電路不需要高性能時(shí),，Quartus II軟件可以改變晶體管閾值電壓來控制功耗 (通過每一電路域的余量來確定)。這是除了關(guān)斷Stratix III FPGA中未使用資源(例如,，時(shí)鐘樹)的另一方法,。

?

??? “這是Altera獨(dú)有的技術(shù)，并獲得了專利,。不需要用戶參與,。由Quartus軟件在每個(gè)設(shè)計(jì)中自動(dòng)完成?！被〞杂绿貏e指出,。

?

?

?

??? 在設(shè)計(jì)中，所有未使用的邏輯也被設(shè)置為低功耗模式,。通過使用低功耗邏輯,，靜態(tài)功耗降低了70%。Quartus II根據(jù)用戶時(shí)序約束,，將每個(gè)邏輯單元自動(dòng)設(shè)置為高速或者低功耗模式,。這沒有改變用戶的開發(fā)流程。

?

?

?

??? Stratix IV其他降低功耗的技術(shù)有Stratix III中使用的動(dòng)態(tài)片內(nèi)匹配(OCT)技術(shù),，其不同之處在于動(dòng)態(tài)接通/關(guān)斷,，這對(duì)通用總線接口特別有用，例如DDR等,。在存儲(chǔ)器寫期間(FPGA輸出緩沖驅(qū)動(dòng)存儲(chǔ)器芯片)，接通串聯(lián)電阻,，匹配走線阻抗,，關(guān)斷并行匹配終端,，降低功耗。在存儲(chǔ)器讀期間(存儲(chǔ)器芯片驅(qū)動(dòng)FPGA輸入緩沖),，可以匹配傳輸線,。當(dāng)緩沖在輸入和輸出之間切換時(shí)，Stratix IV自動(dòng)完成這一過程,，反之亦然,。

?

?

?

??? 另外，Stratix IV采用了大量的硬核IP來降低功耗,，而且不消耗設(shè)計(jì)中的編譯資源,。

??? 不過，他指出,，最有效降低功耗的還是Altera 的Hardcopy技術(shù),，它可以將布線功耗降低95%、邏輯減小80-90%,、RAM減小35-65%,！

?

?

Cyclone III FPGA和MAX II也有高性能與低功耗?

?

??? 郭晶強(qiáng)調(diào)，Altera已經(jīng)全面將低功耗技術(shù)應(yīng)用到高中低所有器件系列上,，在Cyclone III FPGA和MAX II上也同樣實(shí)現(xiàn)了高性能與低功耗,。下圖就顯示了Altera在Cyclone III上采用的低功耗工藝技術(shù)。

?

?

??? 當(dāng)然,，在MAX II上也有類似的技術(shù),，MAX IIZ CPLD靜態(tài)功耗降低到29微安，動(dòng)態(tài)功耗也只有8.9毫安,。在這次大會(huì)上,，Altera的合作伙伴Echelon公司介紹了基于Altera CycloneIII低成本控制網(wǎng)絡(luò)方案。這些方案應(yīng)用在商業(yè),、工業(yè)和消費(fèi)領(lǐng)域,，不但性能可靠，也完全實(shí)現(xiàn)了低功耗低成本的目標(biāo),。其他合作伙伴則展示了基于Altera的電信,、安防、汽車電子解決方案等,。

此外,，Altera行銷產(chǎn)品經(jīng)理張洵瑜還介紹了MAX IIZ在模擬應(yīng)用的案例，她指出,，CPLD除了完成邏輯功能外,，還可以應(yīng)用在模擬電路中，例如可以利用MAX II上拉電阻來測量電容,，不需要外部元件,。采用MAX II還可以完成觸摸開關(guān)應(yīng)用,、阻性觸摸屏、容性觸摸屏,、輻射和亮度測量,、LED閃爍控制等需要模擬器件完成的設(shè)計(jì)。