基于Avalon總線的8051MCU IP核的設(shè)計 | |
所屬分類:技術(shù)論文 | |
上傳者:serena | |
標(biāo)簽: Avalon總線 | |
所需積分:1分積分不夠怎么辦,? | |
文檔介紹:設(shè)計了一款基于Avalon總線的8051MCU IP核,。它支持MCS-51指令集,優(yōu)化內(nèi)部的結(jié)構(gòu),,通過采用流水線技術(shù)、指令映射技術(shù),、指令預(yù)取技術(shù),、微代碼技術(shù)等極大的提高了IP核的工作速度,使IP核在100MHz時鐘下,,能夠單周期執(zhí)行一條指令,。本設(shè)計使用Modelsim軟件完成了功能仿真和時序仿真,并在以Altera 公司的Cyclone II FPGA芯片為核心的DE2開發(fā)板上完成了硬件驗證,。 | |
現(xiàn)在下載 | |
VIP會員,,AET專家下載不扣分;重復(fù)下載不扣分,,本人上傳資源不扣分,。 |
Copyright ? 2005-2024 華北計算機系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2