面向SoC的SRAM讀出電路加固設(shè)計(jì)
所屬分類：技術(shù)論文
上傳者：aetmagazine
文檔大小：779 K
標(biāo)簽： SOC 單粒子翻轉(zhuǎn) SRAM讀出電路
所需積分：0分積分不夠怎么辦,？
文檔介紹：SRAM存儲(chǔ)器在SoC芯片中的應(yīng)用已經(jīng)越來越普遍,，存儲(chǔ)單元的加固設(shè)計(jì)已成為抗輻射SoC芯片設(shè)計(jì)首要考慮的問題之一,。提出了兩種SRAM讀出電路的加固結(jié)構(gòu),，分別從讀出電路結(jié)構(gòu)、數(shù)據(jù)讀出速度和抗單粒子翻轉(zhuǎn)能力等方面進(jìn)行了對比,。兩種讀出結(jié)構(gòu)的SRAM均有較好的抗單粒子能力,，但相比較單模雙互鎖結(jié)構(gòu)的SRAM，雙模雙互鎖讀出結(jié)構(gòu)的SRAM讀出時(shí)間更短,。
現(xiàn)在下載
VIP會(huì)員,，AET專家下載不扣分；重復(fù)下載不扣分,，本人上傳資源不扣分,。