基于EPIC技術(shù)的密碼處理器體系結(jié)構(gòu)研究與設(shè)計(jì)
所屬分類：技術(shù)論文
上傳者：aet
文檔大小：682 K
所需積分：0分積分不夠怎么辦,？
文檔介紹：以分組密碼和摘要算法為研究對象,，結(jié)合處理器體系結(jié)構(gòu)的特點(diǎn)，研究了能夠高效靈活實(shí)現(xiàn)多種分組密碼和摘要算法的處理器體系結(jié)構(gòu),。通過分析現(xiàn)有分組密碼算法的運(yùn)算和結(jié)構(gòu)特點(diǎn),，從實(shí)現(xiàn)方式的靈活性和高性能角度出發(fā)，提出了一種基于顯式并行指令計(jì)算結(jié)構(gòu)且性能和靈活性達(dá)到了折衷的可編程密碼微處理器體系結(jié)構(gòu),。給出了系統(tǒng)的整體架構(gòu),、可重構(gòu)運(yùn)算單元的設(shè)計(jì)方案及其指令系統(tǒng)的設(shè)計(jì)，以及用硬件描述語言Verilog實(shí)現(xiàn)后的硬件測試參數(shù),。
現(xiàn)在下載
VIP會員,，AET專家下載不扣分；重復(fù)下載不扣分,，本人上傳資源不扣分,。