12位電容電阻混合式SAR ADC IP核的設(shè)計 | |
所屬分類:技術(shù)論文 | |
上傳者:aet | |
文檔大小:366 K | |
所需積分:0分積分不夠怎么辦? | |
文檔介紹:在深入分析逐次逼近型的模數(shù)轉(zhuǎn)換器SAR ADC的基礎(chǔ)上,對內(nèi)置DAC和比較器的設(shè)計進行了優(yōu)化,實現(xiàn)了一款適用于工業(yè)控制器的SAR ADC IP核的設(shè)計.芯核采用0.18um CMOS Mix_singal IP6M工藝,分別采用3.3V的模擬電源電壓和1.8V的數(shù)字電源電壓供電,仿真結(jié)果表明,該SAR ADC IP核實現(xiàn)了12bit的精度.IP核的面積為800um*420um,FF case下功耗為1.2mW,微分非線性誤差DNL<0.5 LSB. | |
現(xiàn)在下載 | |
VIP會員,,AET專家下載不扣分,;重復(fù)下載不扣分,本人上傳資源不扣分,。 |
Copyright ? 2005-2024 華北計算機系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2