基于Verilog HDL的CMOS圖像敏感器驅(qū)動電路設(shè)計
所屬分類：技術(shù)論文
上傳者：aet
文檔大?。?span>210 K
所需積分：0分積分不夠怎么辦,？
文檔介紹：CMOS圖像敏感器是近年來興起的一類固態(tài)圖像傳感器。CMOS圖像敏感器具有低成本,、低功耗(是CCD耗的1/1000~1/100)、簡單的數(shù)字接口,、隨機訪問,、運行簡易(單一的CMOS兼容電池供給)、高速率(可大于1000幀／秒),、體積小以及通過片上信號處理電路可以實現(xiàn)智能處理功能等特點而得到廣泛應(yīng)用,。有些CMOS圖像敏感器具有標(biāo)準(zhǔn)的I2C總線接口，可方便應(yīng)用到系統(tǒng)中,。有些沒有這類總線接口電路的專用CMOS圖像敏感器需要增加外部驅(qū)動電路,。由于CMOS敏感器的驅(qū)動信號絕大部分是數(shù)字信號，因此可采用FPCA通過Verilog HDL語言編程產(chǎn)生驅(qū)動時序信號,。Verilog HDL語言是IEEE標(biāo)準(zhǔn)的用于邏輯設(shè)計的硬件描述語言，具有廣泛的邏輯綜合工具支持,，簡潔易于理解,。本文就STAR250這款CMOS圖像敏感器，給出使用Verilog HDL語言設(shè)計的邏輯驅(qū)動電路和仿真結(jié)果,。
現(xiàn)在下載
VIP會員,，AET專家下載不扣分；重復(fù)下載不扣分,，本人上傳資源不扣分,。