高速CMOS輸入DAC中的建立和保持時(shí)間測量
所屬分類：技術(shù)論文
上傳者：ADI
文檔大?。?span>236 K
標(biāo)簽： 數(shù)據(jù)轉(zhuǎn)換
所需積分：0分積分不夠怎么辦,？
文檔介紹：為實(shí)現(xiàn)高速DAC的最佳性能，必須滿足一定的建立和保持時(shí)間要求,。在200 MSPS至250 MSPS的時(shí)鐘速率下,，F(xiàn)PGA/ASIC/DAC的全部時(shí)序預(yù)算并不是一件小事,。客戶若要完成時(shí)序驗(yàn)證,，必須清楚列出并明確定義數(shù)據(jù)手冊(cè)中的時(shí)序規(guī)格,。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分,；重復(fù)下載不扣分,，本人上傳資源不扣分。