《電子技術(shù)應(yīng)用》
您所在的位置：首頁(yè) > 可編程邏輯 > 設(shè)計(jì)應(yīng)用 > 基于DDS+PLL的LFM探地雷達(dá)信號(hào)產(chǎn)生器設(shè)計(jì)與實(shí)現(xiàn)
基于DDS+PLL的LFM探地雷達(dá)信號(hào)產(chǎn)生器設(shè)計(jì)與實(shí)現(xiàn)
來(lái)源：微型機(jī)與應(yīng)用2012年第2期
蔣留兵1,，黎 新1，張 超2,，羅建寶1
1.桂林電子科技大學(xué) 信息與通信學(xué)院,，廣西 桂林541004,； 2.廣西師范大學(xué) 電子工程學(xué)院，廣西 桂林541004
摘要： 介紹了一種寬帶線性調(diào)頻(LFM)雷達(dá)信號(hào)產(chǎn)生的方法與實(shí)現(xiàn),，結(jié)合直接數(shù)字合成（DDS）+鎖相環(huán)（PLL）的方式,，采用DDS芯片AD9852和集成鎖相芯片ADF4360-7完成了設(shè)計(jì)所需求的寬帶線性調(diào)頻信號(hào)。詳細(xì)說(shuō)明了該方案設(shè)計(jì)的構(gòu)架,、各單元電路的設(shè)計(jì)與實(shí)現(xiàn)以及各芯片參數(shù)的設(shè)定情況,。實(shí)測(cè)結(jié)果表明，該頻率合成器輸出功率>-4 dBm, 環(huán)路鎖定時(shí)間為 14 μs,，輸出信號(hào)相位噪聲優(yōu)于-90 dBc/Hz@1 kHz,，輸出信號(hào)達(dá)到了所需指標(biāo)要求。
關(guān)鍵詞： FPGA DDS PLL 線性掃頻
中圖分類號(hào)： TN952
文獻(xiàn)標(biāo)識(shí)碼： A
文章編號(hào)： 0258-7998(2012)02-0031-03
Design and implementation of linear frequency sweep ground penetrating radar signal source based on DDS+PLL
Jiang Liubing1,，Li Xin1,，Zhang Chao2，Luo Jianbao1
1.College of Information and Communication Guilin University of Electronic Technology,，Guilin 541004,，China； 2.College of Electronic Engineering,，Guangxi Normal University，Guilin 541004,，China
Abstract： This paper introduces a kind of broadband chirp radar signals of methods and implementation. This method is based on the direct digital synthesis(DDS) + phase locked loop(PLL) structure. DDS uses AD9852 chip, and PLL uses ADF4360-7 chip to design the requirements of the broadband chirp signal. This paper illustrates the design of structure, each circuit implementation and the parameters of the chip set in detail. Experimental results show that the output signal power is over -4 dBm, frequency switching time is 14 ?滋s and phase noise is better than -90 dBc/Hz@1 kHz. This output could be used in the radar design.
Key words : DDS,；PLL；LFM,；FPGA

    雷達(dá)技術(shù)的迅速發(fā)展,，促使雷達(dá)性能不斷提高，雷達(dá)信號(hào)已由傳統(tǒng)的模擬技術(shù)向數(shù)字技術(shù)方向發(fā)展,。傳統(tǒng)的雷達(dá)信號(hào)只有連續(xù)波和矩形包絡(luò)射頻脈沖兩種形式,。技術(shù)雖然成熟，但采用此信號(hào)的雷達(dá),，目標(biāo)參數(shù)的測(cè)量能力和精度均受到限制,遠(yuǎn)不能適應(yīng)現(xiàn)代雷達(dá)發(fā)展的要求[1],。頻率合成技術(shù)是現(xiàn)代電子系統(tǒng)的重要組成部分，是決定電子系統(tǒng)性能的關(guān)鍵,。隨著雷達(dá),、電子對(duì)抗,、衛(wèi)星通信、航空航天等技術(shù)的發(fā)展,，各種系統(tǒng)對(duì)頻率合成器的頻譜純度,、頻率穩(wěn)定度、頻率分辨率和工作帶寬等指標(biāo)也提出了越來(lái)越高的要求,。低相位噪聲,、高純頻譜、高速捷變和高輸出頻段的頻率合成器已成為頻率合成發(fā)展的主要趨勢(shì),，傳統(tǒng)的單一合成方式很難兼顧上述各項(xiàng)性能指標(biāo),達(dá)到現(xiàn)代通信系統(tǒng)對(duì)頻率合成器的要求[2],。基于這一點(diǎn),，本文采用DDS+PLL相結(jié)合的方式,，通過(guò)外部FPGA的控制，產(chǎn)生高頻率,、高分辨率,、變頻時(shí)間短的信號(hào)。

1 方案設(shè)計(jì)
    為了產(chǎn)生頻帶寬,、工作頻率高,、頻率變換時(shí)間短的寬帶雷達(dá)信號(hào)，本文采用DDS+PLL的混合方式,。DDS產(chǎn)生輸出小步進(jìn)信號(hào)作為鎖相環(huán)的參考頻率源,，由 PLL將產(chǎn)生的頻率倍頻到所需要的頻率范圍。頻率合成器的輸出頻率的具體公式如下：

    設(shè)計(jì)采用DDS激勵(lì)PLL的方案實(shí)現(xiàn),。外部通過(guò)FPGA對(duì)DDS實(shí)現(xiàn)控制,，使得DDS完成頻率為10 MHz～11 MHz、步進(jìn)為10 kHz的信號(hào),，通過(guò)PLL的倍頻合成,，信號(hào)達(dá)到850 MHz~935 MHz的輸出范圍。
2 單元電路的設(shè)計(jì)與仿真
2.1 基本方案設(shè)計(jì)
    本方案要求輸出850 MHz～950 MHz的掃頻信號(hào),，相位噪聲優(yōu)于-90 dBc/Hz@1 kHz,，雜散抑制大于-50 dBc，輸出功率＞-5 dBm,，頻率步進(jìn)850 kHz,，環(huán)路鎖定時(shí)間小于30 μs。信號(hào)采用DDS激勵(lì)PLL的模式輸出,，DDS部分選用AD公司的直接數(shù)字合成AD9852芯片,，鎖相環(huán)采用ADF4360-7芯片進(jìn)行設(shè)計(jì)。從AD9852芯片資料上可知,，DDS輸出頻率為10 MHz,，參考頻率為100 MHz時(shí),，相位噪聲約為-140 dBc/Hz@1 kHz[4]。因?yàn)殒i相環(huán)的鑒相頻率由DDS提供,，而DDS輸出頻率需要參考鑒相器分頻比的數(shù)值,，所以從相位噪聲的角度考慮，本文選擇DDS輸出頻率參照芯片資料的參考值為10 MHz～11 MHz,。由于本設(shè)計(jì)所要求的頻率不高,，所以鎖相環(huán)選用集成VCO的ADF4360-7芯片。該芯片輸出頻率可由外部電感的設(shè)置進(jìn)行改變,，頻率的輸出范圍為350 MHz～1 800 MHz,，內(nèi)部集成的二分頻器可對(duì)輸出頻率二分頻，即輸出范圍可在175 MHz～900 MHz間調(diào)整[4],，滿足本設(shè)計(jì)輸出要求,。整個(gè)系統(tǒng)的原理結(jié)構(gòu)如圖1所示。

    為了使鎖相環(huán)路盡快進(jìn)入鎖定狀態(tài),，縮短頻率合成
    
  

 

 

    從圖中觀察可知,，實(shí)際的測(cè)試結(jié)果為849.98 MHz～934.88 MHz，輸出理論值為850 MHz～935 MHz,，相位噪聲為-90 dBc/Hz@1 kHz,，輸出信號(hào)功率-4 dBm，再通過(guò)示波器來(lái)測(cè)試環(huán)路濾波器的調(diào)諧電壓跳變性能,，可以得到環(huán)路鎖定時(shí)間約為14 μs,。考慮到測(cè)量誤差等方面的因素,，雖然該系統(tǒng)設(shè)計(jì)符合測(cè)試要求,，但相位噪聲效果并不理想。由于本設(shè)計(jì)所輸出的頻帶在一個(gè)較寬的范圍,，所以環(huán)路濾波器不能很好地兼顧各個(gè)頻點(diǎn)的性能,，且電路板構(gòu)圖不夠合理，電磁兼容性能有待改善,。
    本設(shè)計(jì)中，各單元模塊都使用集成電路實(shí)現(xiàn),，實(shí)現(xiàn)了芯片的小型化,，提供了性能優(yōu)良的寬帶雷達(dá)信號(hào)，降低了該探地雷達(dá)的設(shè)計(jì)面積,。該探地雷達(dá)通過(guò)實(shí)驗(yàn)測(cè)試，取得了較好的測(cè)試結(jié)果,，整個(gè)系統(tǒng)工作穩(wěn)定,，有優(yōu)良的工作性能,，為超寬帶雷達(dá)信號(hào)的產(chǎn)生奠定了基礎(chǔ),。
參考文獻(xiàn)
[1] 費(fèi)元春，蘇廣紅.超寬帶雷達(dá)理論與技術(shù)[M].北京：國(guó)防工業(yè)出版社,，2010.
[2] MANASSEWITSCH V.頻率合成原理與設(shè)計(jì)[M].何松柏，宋亞梅,，譯.北京：電子工業(yè)出版社,，2008.
[3] 沈偉,，文必洋,，馬志剛，等.基于ADF4360-7的寬帶雷達(dá)信號(hào)源設(shè)計(jì)[J].現(xiàn)代雷達(dá),，2006,，28（8）：39-42.
[4] AnalogDevices AD9852 Rev.E datasheet[Z].2004.
[5] AnalogDevices Inc.ADF4360-7 intergraded synthesizer and VCO[M].2004.
[6] 趙宏飛.4～8 GHz寬帶DDS鎖相掃頻源的研制[D].成都：電子科技大學(xué)，2002.

此內(nèi)容為AET網(wǎng)站原創(chuàng),，未經(jīng)授權(quán)禁止轉(zhuǎn)載,。