人工耳蝸是一種植入式的聽覺(jué)輔助設(shè)備，是目前唯一可以使全聾患者恢復(fù)聽覺(jué)的電子設(shè)備,，它可以代替患者把聲音信號(hào)轉(zhuǎn)變?yōu)殡娦盘?hào)[1],，電信號(hào)經(jīng)過(guò)相應(yīng)處理，根據(jù)耳蝸對(duì)不同頻率的感知需求去刺激聽覺(jué)神經(jīng),。目前,，大部分人工耳蝸是基于通用DSP系統(tǒng)實(shí)現(xiàn)的，功耗較大,，對(duì)電池的要求非常高,。另外也有用模擬電路實(shí)現(xiàn)的，功耗低,，但面積大,，算法中的參數(shù)不具有可編程性，對(duì)患者的應(yīng)用面窄,，多數(shù)停留在試驗(yàn)階段,。本文采用雙麥克風(fēng)工作模式，在加入噪聲處理模塊[2]的基礎(chǔ)上,，基于FFT運(yùn)算設(shè)計(jì)了一個(gè)資源占用少,、效率高的CIS算法模塊[3]，同時(shí)設(shè)計(jì)了完整的測(cè)試系統(tǒng),，完成聲音采集,、處理、刺激脈沖輸出全部功能驗(yàn)證,。

1 CIS算法
    連續(xù)交替取樣語(yǔ)音處理方案CIS(Continuous Interleaved Sampling)[4]是美國(guó)學(xué)者Wilson于1991年提出的對(duì)壓縮模擬法的改進(jìn)方案,，它使用非同時(shí)交替脈沖來(lái)避免各語(yǔ)音通道間的相互影響,，其原理如圖1所示。語(yǔ)音信號(hào)預(yù)加重后由一組帶通濾波器分為4～8個(gè)通道,，每個(gè)通道經(jīng)過(guò)全波整流,、低通濾波可以得到各通道的包絡(luò)信號(hào)；再用對(duì)數(shù)或平方律壓縮到適當(dāng)?shù)膭?dòng)態(tài)范圍,；最后,，由一組時(shí)間上交替的雙相脈沖序列調(diào)制對(duì)應(yīng)的包絡(luò)信號(hào)，從而獲得各電極的刺激脈沖,。CIS方案通過(guò)利用交替的刺激脈沖,，有效地克服了通道之間的相互干擾；同時(shí),，對(duì)每一個(gè)通道而言,，它還具有相對(duì)較高的刺激速率，因?yàn)橄噜復(fù)ǖ篱g的脈沖時(shí)延很小,，可以達(dá)到較高的刺激速率,，CIS方案能更好地跟蹤語(yǔ)音信號(hào)的細(xì)節(jié)變化。國(guó)外主要的人工耳蝸產(chǎn)品均采用該方案,。

2 耳蝸系統(tǒng)工作原理
    本文采用雙麥克風(fēng)模式進(jìn)行工作[5]，兩個(gè)麥克風(fēng)加減后的數(shù)據(jù)分別送給自適應(yīng)濾波器模塊的主通道和參考通道,。一方面兩個(gè)麥克風(fēng)把采集進(jìn)來(lái)的數(shù)據(jù)送入FPGA語(yǔ)音處理模塊,，另一方面輸出到SD卡上。3.3 V可充電鋰電池作為電源,，電源管理模塊采用Sipex公司的SPX1117低壓差穩(wěn)壓器把調(diào)節(jié)后的3.3 V電壓供給刺激芯片,、麥克風(fēng)、FPGA模塊及SD卡模塊,。FPGA模塊接收采集進(jìn)來(lái)的數(shù)字信號(hào),，進(jìn)行語(yǔ)音處理，并將處理后的結(jié)果依照刺激芯片要求的數(shù)據(jù)幀格式順序發(fā)送給刺激芯片,，刺激芯片通過(guò)電極陣列產(chǎn)生一系列的刺激脈沖,。耳蝸系統(tǒng)框圖如圖2所示。

3 雙麥克風(fēng)系統(tǒng)
    麥克風(fēng)采用AD公司 ADMP421微型數(shù)字麥克風(fēng),。ADMP421是一款高性能,、低功耗、數(shù)字輸出,、底部收音式全向MEMS麥克風(fēng),。根據(jù)人工耳蝸系統(tǒng)特點(diǎn)，該麥克風(fēng)非常適合本系統(tǒng),。根據(jù)語(yǔ)音傳輸特點(diǎn)和自適應(yīng)濾波器性能要求,，選取兩個(gè)麥克風(fēng)間距為9.8 mm,。通過(guò)FPGA模塊中I2S電路與SD卡模塊對(duì)麥克風(fēng)的控制，實(shí)現(xiàn)聲音采集與存儲(chǔ)功能,。利用TI公司TLVAIC23音頻芯片進(jìn)行聲音回放驗(yàn)證,，音頻芯片控制模塊主要對(duì)AIC23進(jìn)行正確配置，ROM中存儲(chǔ)配置數(shù)據(jù),。AIC23的數(shù)字?jǐn)?shù)據(jù)端口作為輸入端輸入麥克風(fēng)采集的數(shù)據(jù),，通過(guò)LINEOUT端口輸出，實(shí)現(xiàn)了聲音的正確回放,。
4 FPGA模塊
4.1 語(yǔ)音處理模塊基本功能
    麥克風(fēng)采集進(jìn)來(lái)的語(yǔ)音數(shù)據(jù)用FIFO進(jìn)行分幀處理,。由于語(yǔ)音信號(hào)具有短時(shí)穩(wěn)定性(約為10 ms～30 ms)，又因?yàn)楹竺嬖陬l域上進(jìn)行頻帶劃分濾波,，所以幀長(zhǎng)取為256,，既滿足語(yǔ)音信號(hào)的短時(shí)平穩(wěn)性，又利于后面的FFT計(jì)算,。采集的兩路語(yǔ)音信號(hào)通過(guò)ANC（自適應(yīng)濾波器模塊）去噪,，然后把去噪后的語(yǔ)音信號(hào)做256點(diǎn)的FFT，并在各個(gè)通道上進(jìn)行分頻,，并求出各個(gè)通道上的平均能量,，最后進(jìn)行非線性壓縮，壓縮后的信號(hào)順序輸出到后面的刺激芯片,。FPGA模塊結(jié)構(gòu)圖如圖3所示,。


    該去噪模塊每19個(gè)時(shí)鐘周期處理一個(gè)數(shù)據(jù)，并且在這19個(gè)時(shí)鐘周期中對(duì)自適應(yīng)濾波器6個(gè)系數(shù)進(jìn)行更新,。本設(shè)計(jì)采用高斯白噪聲為測(cè)試噪聲,。自適應(yīng)濾波器的Matlab與Verilog仿真圖如圖4所示。

4.3 FFT模塊
    FFT模塊采用基于WAFT16的級(jí)聯(lián)結(jié)構(gòu)實(shí)現(xiàn),，主要由RAM,、16點(diǎn)FFT模塊（FFT16）、截位處理模塊（Cnorm）構(gòu)成,。DR,、DI分別代表實(shí)步數(shù)據(jù)與虛步數(shù)據(jù)，en為使能端,，start為開始信號(hào),。為了進(jìn)行數(shù)據(jù)的實(shí)時(shí)處理，此處采用兩個(gè)深度為256的RAM做乒乓操作,，當(dāng)ANC寫上面的RAM時(shí),，F(xiàn)FT16模塊讀取下面一個(gè)RAM的數(shù)據(jù)，反之亦然。為解決FFT運(yùn)算溢出問(wèn)題,，F(xiàn)FT16模塊后面增加了截位處理模塊（Cnorm）,，完成16點(diǎn)FFT計(jì)算后，直接截掉低2位,。旋轉(zhuǎn)因子存儲(chǔ)在ROM中,，需要時(shí)直接進(jìn)行ROM尋址。另外,，此處采用順序輸入,、倒序輸出的策略，即輸出時(shí)按0,、16,、32、48...的順序進(jìn)行輸出,。其Verilog實(shí)現(xiàn)后的仿真示意圖如圖5所示,。

4.4 求各通道平均能量
    該模塊主要是根據(jù)已有的通道頻帶劃分進(jìn)行各通道的能量計(jì)算，本系統(tǒng)采用8通道,，其頻帶劃分如下：
    wn(1)=[51 400],；        wn(2)=[400 630]；
    wn(3)=[630 920],；        wn(4)=[920 1 270],；
    wn(5)=[1 270 1 720]；    wn(6)=[1 720 2 700],；
    wn(7)=[2 700 3 700],；    wn(8)=[3 700 5 500]；
    因?yàn)樽鯢FT運(yùn)算后的輸出數(shù)據(jù)為復(fù)數(shù),，所以需要求模運(yùn)算(即開平方運(yùn)算)。本系統(tǒng)采用非冗余的循環(huán)算法[7]進(jìn)行開平方運(yùn)算,，用簡(jiǎn)單的加減移位操作實(shí)現(xiàn)開平方運(yùn)算,，而且處理一個(gè)數(shù)據(jù)只需要N/2個(gè)時(shí)鐘周期。由于FFT模塊的輸出數(shù)據(jù)為20 bit,，故每隔10個(gè)時(shí)鐘周期才能實(shí)現(xiàn)一次開平方運(yùn)算,；又因?yàn)锳NC是每隔19個(gè)周期才輸出一個(gè)數(shù)據(jù)，所以每隔19個(gè)周期刷新或者復(fù)位一次開平方運(yùn)算模塊,，并且在每次復(fù)位后的第10個(gè)周期有開平方運(yùn)算輸出,。為了聯(lián)系后續(xù)模塊，采用valid信號(hào)控制開平方運(yùn)算模塊的輸出,，只有valid=1時(shí),，輸出才有效。其Verilog仿真的時(shí)序圖如圖6所示。

4.5 非線性壓縮與通道數(shù)據(jù)轉(zhuǎn)換格式模塊
    壓縮模塊是基于y=x^0.2冪函數(shù)實(shí)現(xiàn)的,，其中x為16 bit無(wú)符號(hào)數(shù),。由于壓縮模塊的輸入數(shù)據(jù)非常小，所以采用線性近似法實(shí)現(xiàn)冪函數(shù),。經(jīng)計(jì)算,，13條近似直線就能保證壓縮模塊輸出誤差在4%以內(nèi)。通道數(shù)據(jù)格式轉(zhuǎn)換模塊主要實(shí)現(xiàn)壓縮通道的數(shù)據(jù)與刺激芯片幀格式相匹配,。因?yàn)榇碳ば酒枰?2 bit能量數(shù)據(jù),，而壓縮后的8通道數(shù)據(jù)均為16 bit，通過(guò)Matlab可知,，所有數(shù)據(jù)高4位為零,，所以取低12位數(shù)據(jù)，并且按串行數(shù)據(jù)輸出格式輸出,。
4.6 FPGA模塊結(jié)果分析
    以上模塊結(jié)構(gòu)都采用Q15的數(shù)據(jù)格式進(jìn)行可綜合的Verilog HDL描述,，并在Xilinx Spantan6系列FPGA上實(shí)現(xiàn)，資源占用情況為：整個(gè)系統(tǒng)占用5 014個(gè)slice,，時(shí)序上整個(gè)系統(tǒng)的處理速度主要由自適應(yīng)濾波器模塊決定,。用ModelSim進(jìn)行功能仿真后，將仿真結(jié)果數(shù)據(jù)導(dǎo)入Matlab并與Matlab下的處理結(jié)果進(jìn)行對(duì)比,，最后各通道進(jìn)行數(shù)據(jù)壓縮后的結(jié)果對(duì)比如圖7所示,。

    由圖7可以看出定點(diǎn)運(yùn)算和浮點(diǎn)運(yùn)算的結(jié)果十分吻合，其誤差最大不超過(guò)6.5%,。
5 耳蝸系統(tǒng)聯(lián)合仿真
    采用經(jīng)流片驗(yàn)證后的刺激芯片[8]進(jìn)行聯(lián)合仿真,。根據(jù)耳蝸系統(tǒng)要求制作PCB版圖(包括核心板與底板)。核心板主要包括FPGA,、電池和數(shù)據(jù)采集模塊（SD卡）,；底板主要包括麥克風(fēng)、電源管理模塊和刺激芯片模塊,，如圖8所示,。焊接芯片進(jìn)行了系統(tǒng)聯(lián)合仿真，通過(guò)示波器觀察刺激芯片指定通道的刺激波形如圖9所示,。經(jīng)計(jì)算一個(gè)脈沖刺激時(shí)間為26 ?滋s,，刺激幅度為784 mV，與預(yù)期值相符,。

    本文完整地實(shí)現(xiàn)了耳蝸系統(tǒng)的設(shè)計(jì)與測(cè)試,，詳細(xì)論述了基于頻域?yàn)V波CIS算法的設(shè)計(jì)與實(shí)現(xiàn)過(guò)程，在CIS算法的基礎(chǔ)上,，增加了自適應(yīng)去噪模塊,，很好地濾除掉混在語(yǔ)音信號(hào)中的噪聲。另外，還可以加入超低功耗的MCU,，根據(jù)不同的患者,，對(duì)CIS算法中的可編程參數(shù)進(jìn)行控制，以克服模擬電路在參數(shù)可編程性方面的缺點(diǎn),。在時(shí)序與誤差方面滿足目前醫(yī)療電子領(lǐng)域?qū)φZ(yǔ)音處理的要求,。該語(yǔ)音處理模塊移植性良好，為實(shí)現(xiàn)專用集成電路提供了可靠依據(jù),，且為進(jìn)一步研究人工耳蝸系統(tǒng)提供了有效的應(yīng)用平臺(tái),。
參考文獻(xiàn)
[1] Luo Xin，F(xiàn)u Qianjie.Speaker normalization for Chinnese  vowel recognition in cochlear implant[J].IEEE Transactions on Biomedical Engineering,，2005,，52(7)：1358-1361.
[2] HU Y，LOIZOU P.Environment specific noise suppression  for improved speech intelligibility by cochlear implants users[J].The Journal of the Acoustical Society of America,，2010,，127(6)：3689-3695.
[3] Zeng Fangang.Trend in cochlear implants[J].Thends in Amplification，2004,，8(1)：1-34.
[4] LOIZOU P C.Signal-processing techniques for cochlear implants[J].IEEE EMBS,，1999，18(3)：34-36.
[5] SPRIET A,，DEUN L V,，EFTAXIADIS K，et al.Speech understanding in background noise with the two-microphone  adaptive beamformer BEAM in the nucleus freedom cochlear implant system[J].Ear & Hearing,，2007,，28(1)：62-72.
[6] 高鷹，謝勝利.一種可變步長(zhǎng)LMS自適應(yīng)濾波算法及分析[J].電子學(xué)報(bào),，2001,，29（8）：1094-1097.
[7] PIROMSOPA K，APORNTEWAN C,，CHONGSATITVATANA P.An FPGA implementation of a fixed-point square root operation[C].Chiang Mai,，Thatlard：ISCIT 2001，2001：587-589.
[8] 王志軍,，張春，賈晨.人工耳蝸專用植入刺激芯片設(shè)計(jì)[J]. 半導(dǎo)體技術(shù),，2009,，34(4)：389-391.