0 引言

　　近年來，隨著電子產(chǎn)品特別是智能電子產(chǎn)品硬件的不斷普及,，對(duì)芯片的功耗和性能提出了越來越苛刻的要求[1],。

　　基準(zhǔn)源（簡(jiǎn)稱基準(zhǔn)）是模擬芯片所必不可少的基本部件,它為電路提供高質(zhì)量、高穩(wěn)定性的電流和電壓偏置,而且它的性能會(huì)直接影響到電路的性能[2],。傳統(tǒng)基準(zhǔn)存在精度低,、溫漂大、功耗高和失調(diào)電壓高等缺點(diǎn)[3-4],。本文基于傳統(tǒng)基準(zhǔn)提出了一種低功耗基準(zhǔn),，以期克服這些缺點(diǎn)。

1 帶隙基準(zhǔn)的基本原理分析

　　對(duì)于一個(gè)雙極型晶體管（BJT）的基極-發(fā)射極電壓（VBE）,，更一般的是pn結(jié)二極管的正向電壓,，具有負(fù)溫度系數(shù)[5],。BJT的VBE、集電極電流IC和飽和電流IS有以下關(guān)系：

　　其中,，k為玻爾茲曼常數(shù),，T表示熱力學(xué)溫度，q為電荷,，少數(shù)載流子的遷移率,，ni為硅的本征載流子濃度[6]。

　　兩個(gè)雙極型晶體管工作在不同的電流密度下,，它們之間的基極-發(fā)射極電壓之差(ΔVBE)具有正溫度系數(shù)[7],。將以上兩個(gè)具有相反溫度系數(shù)的變量加以適當(dāng)?shù)臋?quán)重，就可以得到滿意的零溫度系數(shù)基準(zhǔn)[8],。圖1是傳統(tǒng)的帶隙基準(zhǔn)電路，這里,，運(yùn)算放大器AV以VX和VY為輸入,，AV輸出用于驅(qū)動(dòng)R1和R2(R1=R2)的頂端，使得X點(diǎn)和Y點(diǎn)穩(wěn)定在近似相等的電壓,?；鶞?zhǔn)電壓可以在運(yùn)算放大器的輸出端得到(不是Y點(diǎn))[9]。三極管基極-發(fā)射極電壓VBE具有負(fù)溫度系數(shù),。三極管Q2和Q1發(fā)射極有效面積比例為n:1,，流過兩者的飽和電流和集電極電流存在以下關(guān)系：

　　IS1=n·IS2    IC1=IC2(3)

　　三極管Q2和Q1的基極-發(fā)射極電壓之差：

　　ΔVBE=VBE1-VBE2=VT lnn(4)

　　ΔVBE作用在電阻R3上，產(chǎn)生PTAT電流,，使得R1上產(chǎn)生PTAT電壓[10],，此電壓和VBE相疊加，得到輸出電壓：

　　VT具有正溫度系數(shù),，通過調(diào)節(jié)R2,、R3和三極管面積比例得到零溫度系數(shù)電壓，實(shí)際電路中基準(zhǔn)電壓溫度系數(shù)是一個(gè)開口向下的曲線,。VBE具有高階的溫度分量,，所以需要對(duì)VBE進(jìn)行高階補(bǔ)償。

　　針對(duì)傳統(tǒng)帶隙基準(zhǔn)啟動(dòng)失調(diào)電壓大,、精度低的特點(diǎn),，本文提出了具有低功耗高精度的電壓基準(zhǔn)。電路由兩個(gè)部分組成,，分別為啟動(dòng)偏置電路,、基準(zhǔn)核心電路（基準(zhǔn)電壓產(chǎn)生和補(bǔ)償結(jié)構(gòu)、基準(zhǔn)運(yùn)放）,，實(shí)際原理圖如圖2所示,。

2 新型帶隙基準(zhǔn)電壓源設(shè)計(jì)

　　2.1 啟動(dòng)電路和PTAT偏置電路

　　為了擺脫電源上電時(shí)電路的簡(jiǎn)并偏置點(diǎn),，啟動(dòng)電路是不可缺少的。本設(shè)計(jì)中啟動(dòng)電路由R2,、C1,、NM0、NM1,、NM4組成,。電路正常上電時(shí)，VDD通過R2向電容C1充電,，NM0的柵極電壓升高,，使NM0和NM4導(dǎo)通，PM1,、PM4的柵極電壓拉低,，偏置電路源開始正常工作；隨著NM2柵電壓逐漸升高,，NM1導(dǎo)通,，NM0和NM4柵極電壓被拉低，NM0和NM4截止,，此時(shí)關(guān)閉啟動(dòng)電路,。

　　偏置電路為整個(gè)電路提供一個(gè)與電源無關(guān)的PTAT偏置電流。如圖2,，偏置電路是由PM1,、PM2、PM3,、PM4,、NM2、NM3和R1構(gòu)成的自偏置峰值電流源,。PM1~PM4的寬長(zhǎng)比相同,，構(gòu)成了Cascode電流鏡，形成自偏置機(jī)制,，同時(shí)增加整體電路的電源抑制比,。利用NM2和NM3工作在亞閾值區(qū)域時(shí)的柵源電壓之差作用在電阻R1產(chǎn)生正溫度系數(shù)的電流。在亞閾值區(qū)域時(shí),，MOS管漏電流ID為：

　　式中k為亞閾值斜率修正因子,，VTH為MOS管閾值電壓[11]。漏源電壓VGS遠(yuǎn)大于VT,，式(6)可簡(jiǎn)化為：

　　可以推導(dǎo)出PTAT偏置電流為：

　　式中m為NM3和NM2寬長(zhǎng)比之比,。從式(8)可以看出，VT具有正溫度系數(shù),，所得偏置電流與溫度成正比和電源電壓無關(guān),。

　　2.2 帶隙基準(zhǔn)核心電路

　　本文設(shè)計(jì)的基準(zhǔn)產(chǎn)生電路由Q1,、Q2、R3~R6,、PM12和PM13組成,。Q2和Q1的有效發(fā)射極面積之比為n:1，電阻R4和R5的阻值相等,。根據(jù)上文式(1)~(5)的推導(dǎo),，可以得出基準(zhǔn)電壓Vref的表達(dá)式：

　　晶體管的VBE并不是與溫度呈線性關(guān)系：

　　式中，VBG0是帶隙電壓,，約為1.12 V,；T是絕對(duì)溫度；T0是參考溫度,；VBE0是在溫度為T0時(shí)的發(fā)射結(jié)電壓,；?濁是與工藝有關(guān)且與溫度無關(guān)的常數(shù)；的值與集電極電流的溫度特性有關(guān),。調(diào)節(jié)三極管和電阻選取的大小,，能很好地對(duì)式(10)中的第一項(xiàng)進(jìn)行補(bǔ)償。為了得到更低的溫度系數(shù),，必須對(duì)式(10)中的第二項(xiàng)進(jìn)行補(bǔ)償。

　　本設(shè)計(jì)提出了一種簡(jiǎn)單且效果明顯的補(bǔ)償方式,，利用NMOS管工作在亞閾值區(qū)域時(shí)漏電流和柵極電壓的指數(shù)特性,，對(duì)基準(zhǔn)電壓進(jìn)行二階曲率補(bǔ)償。補(bǔ)償電路由NM8,、R7,、R8、PM14,、PM15組成,，補(bǔ)償基準(zhǔn)在高溫下的溫度特性曲線。PM14和PM15鏡像PTAT電流,，作用在電阻R7上,，產(chǎn)生PTAT電壓，該電壓使NM8工作在亞閾值狀態(tài),，隨著溫度的增加,，補(bǔ)償電流逐漸增大。由式(6)和式(7),，可得：

　　忽略R8上的壓降,，補(bǔ)償電流：

　　式中是PM14和PM15的鏡像比例因子。加上二階曲率補(bǔ)償電流后,，式(9)可改寫為：

　　運(yùn)算放大器由PM5~PM11,、NM5~NM7和C2組成,。本設(shè)計(jì)采用兩級(jí)運(yùn)放結(jié)構(gòu)，具有較大的開環(huán)增益,。同時(shí)運(yùn)用PM11輸出跟隨器,，減小輸出電阻。為了減小運(yùn)放的失調(diào)電壓,，加大了PM9和PM10的寬長(zhǎng)比,，并保證了一級(jí)運(yùn)放和二級(jí)運(yùn)放之間的對(duì)稱性。電容C1作為補(bǔ)償電容,，得到一個(gè)低頻極點(diǎn),，增加電路的穩(wěn)定性。

3 仿真結(jié)果

　　本文設(shè)計(jì)電路采用UMC 0.25 μm BCD工藝模型,，電路中n=8,，m=2。利用Hspice仿真軟件,，對(duì)電路進(jìn)行了仿真,。

　　在TT工藝角下。溫度為25 ℃時(shí),，基準(zhǔn)電壓線性調(diào)整率如圖3所示,。仿真結(jié)果表明，基準(zhǔn)電壓的典型值為1.203 V,。供電電壓VDD在2.5 V~5.5 V范圍內(nèi),，基準(zhǔn)電壓變化了53 μV，線性調(diào)整率為0.001 8%,。供電電壓VDD為5 V,，在-40 ℃~130 ℃的溫度范圍內(nèi)，基準(zhǔn)電壓的溫度特性仿真結(jié)果如圖4所示,。仿真結(jié)果表明,，基準(zhǔn)電壓的平均值為1.203 V，基準(zhǔn)電壓的波動(dòng)范圍為175 μV,，溫度系數(shù)為0.86×10-6/℃,。

　　如圖5為電源電壓VDD為5 V，溫度為25 ℃,，在三種工藝角下的電源抑制比(PSRR)仿真結(jié)果,，在三種工藝角下低頻PSRR都小于-95 dB，具有很好的電源抑制能力,。圖6為瞬態(tài)仿真下的電流功耗大小,，從仿真結(jié)果可以看出，電路的靜態(tài)電流功耗為3.16 μA。

　　表1為本文和文獻(xiàn)[2],、[8]和[9]的性能參數(shù)比較,。本文提出的結(jié)構(gòu)具有明顯優(yōu)勢(shì)。

4 結(jié)論

　　提出了一種基于傳統(tǒng)結(jié)構(gòu)的低功耗,、高精度的帶隙基準(zhǔn)電壓源,。本設(shè)計(jì)采用Cascode結(jié)構(gòu)來提高整體電路的電源抑制比。通過增加運(yùn)放輸入差分對(duì)管的尺寸,，添加輸出緩沖級(jí)結(jié)構(gòu)以及保證運(yùn)放的對(duì)稱性來減小失調(diào)電壓,。并運(yùn)用二階曲率補(bǔ)償來對(duì)基準(zhǔn)電壓進(jìn)行溫度補(bǔ)償。采用UMC 0.25 μm BCD 工藝,，仿真結(jié)果表明,，基準(zhǔn)電壓源在2.5 V~5 V的電壓范圍內(nèi)提供1.203 V的基準(zhǔn)電壓，線性調(diào)整率為0.001 8%,，靜態(tài)功耗只有3.16 μA,，在-40 ℃~130 ℃溫度范圍內(nèi)的溫度系數(shù)為0.86 ppm，低頻電源抑制比為-95 dB,。

　　參考文獻(xiàn)

　　[1] Chen Junda,，Ye Chengkai.Design of a CMOS bandgap ref-erence circuit with a wide temperature range，high precisionand low temperature coefficient[J].Journal of Circuits,，Sys-tem,，and Computers，2014,，23(8)：1450107.

　　[2] 朱龍飛,，莫太山，葉甜春.高電源抑制比低溫漂帶隙基準(zhǔn)源設(shè)計(jì)[J].集成電路應(yīng)用,，2013，39(5)：35-38.

　　[3] Lu Shibi.A 19-ppm/℃ bandgap voltage reference source[C].Networks Security Wireless Communications and Trusted Computing,，Wuhan：IEEE,，2010：409-411.

　　[4] 楊曉春.一種采用斬波調(diào)制的高精度帶隙基準(zhǔn)源的設(shè)計(jì)[J].微電子學(xué)與計(jì)算機(jī)，2013,，30(1)：86-89.

　　[5] GRAY P R.Analysis and design of analog integrated circuits[M].America：Lehigh Press,，2001.

　　[6] Feng Chao，Wang Jinhui,，Wu Wei.CMOS 1.2 V Bandgap Voltage Reference Design[C].IEEE 10th International Con-ference on ASIC,，Shenzhen：IEEE，2013：1-4.

　　[7] RAZAVI B.模擬CMOS集成電路設(shè)計(jì)[M].陳貴燦,，程軍,，譯.西安：西安交通大學(xué)出版社，2002.

　　[8] 唐宇.一種低溫漂低功耗帶隙基準(zhǔn)的設(shè)計(jì)[J].電子元件與材料,，2014,，33(2)：35-38.

　　[9] Zhang Kun.A high performance bandgap voltage referencedesign[C].Information Science and Engineering(ICISE),，2010 2nd International Conference on，Hangzhou：IEEE,，2010：4838-4841.

　　[10] 魏廷存,，陳瑩梅，胡正飛.模擬CMOS集成電路設(shè)計(jì)[M].北京:清華大學(xué)出版社,，2010.

　　[11] 林少波.高精度高電源電壓抑制比CMOS帶隙基準(zhǔn)源設(shè)計(jì)[D].西安：西安電子科技大學(xué),，2012.