隨著工程師們競相解決錯綜復(fù)雜的相關(guān)問題,，醞釀了20年的新世代微影工具終于來到大量問世前的最后一個階段──盡管極紫外光(EUV)步進(jìn)機(jī)的大量生產(chǎn)面臨復(fù)雜的問題以及緊迫的時間,，專家們?nèi)匀槐С謽酚^態(tài)度。

　　好消息是,，半導(dǎo)體產(chǎn)業(yè)界正眾志成城,、積極推動技術(shù)進(jìn)展；如比利時研究機(jī)構(gòu)Imec的技術(shù)與系統(tǒng)執(zhí)行副總裁An Steegen所言：「在過去,，可能會有一家公司率先采用最新的半導(dǎo)體技術(shù),，但現(xiàn)在幾乎所有的邏輯制程技術(shù)供應(yīng)商都跳進(jìn)來、咬緊牙關(guān)努力并勇于承擔(dān)風(fēng)險,?！?/p>

　　Imec是荷蘭EUV微影設(shè)備大廠ASML的長期合作伙伴，他們與晶圓代工廠,、半導(dǎo)體供應(yīng)商攜手,，現(xiàn)在的目標(biāo)是解決該種有尺寸有一個房間大小,、將用以制造新一代芯片的設(shè)備剩下的最后幾個主要問題；Steegen在Imec年度技術(shù)論壇接受EE Times采訪時指出,，這很像是在2008年問世的FinFET電晶體,，是很重大但充滿挑戰(zhàn)的半導(dǎo)體性能提升關(guān)鍵。

　　她表示：「人們比較過下世代節(jié)點的最糟情況以及舊節(jié)點的最佳情況,，現(xiàn)在各方都同意FinFET是具備超高性能的元件,；我學(xué)到的教訓(xùn)是要對所有事情抱持懷疑態(tài)度…未來的半導(dǎo)體制程技術(shù)還有足夠進(jìn)步空間，讓SoC設(shè)計工程師能得到他們想要的,?！?/p>

　　而在筆者于Imec總部排隊等著喝咖啡時與一位有32年工作資歷的EUV開發(fā)老將閑聊時，他簡單表示：「現(xiàn)在有很多壓力…但我們正在取得進(jìn)展,?！?/p>

　　確實，三星(Samsung)的晶圓代工部門趕著在今年底于7納米制程導(dǎo)入EUV,，該公司的目標(biāo)是超越最大競爭對手臺積電(TSMC),，后者正利用現(xiàn)有的浸潤式微影設(shè)備進(jìn)行7納米設(shè)計案的投片；臺積電與另一家晶圓代工大廠GlobalFoundries也不落人后,，他們打算在明年以EUV量產(chǎn)強(qiáng)化版的7納米制程,。

　　Imec預(yù)期，DRAM制造商會在D14+節(jié)點采用EUV技術(shù)──應(yīng)該會在2021年記憶體半間距(half pitches)來到20納米以下時,。

　　目前Imec有兩個技術(shù)開發(fā)重點,，有助于舒緩邊緣粗糙度(line-edge roughness)的問題，并消除所謂的隨機(jī)效應(yīng)(stochastics),、隨機(jī)誤差(random errors)等造成觸點漏失(create missing) ,、觸點斷續(xù)(kissing contacts)的缺陷。那些誤差在今年稍早于對下一代5納米節(jié)點十分關(guān)鍵的15納米臨界尺寸首度被發(fā)現(xiàn),，但研究人員表示他們也在7納米看到一樣的問題,。

　　Steegen預(yù)期將會有混合式解決方案出現(xiàn)，這種方案會采用掃描機(jī)設(shè)定,、光阻劑材料以及后期處理等方法的結(jié)合,，以接續(xù)斷裂的線路、將粗糙部分抹平或是填補(bǔ)漏失的觸點,。

　　晶圓代工業(yè)者可以提供更高劑量的EUV光源──例如80 millijoules/cm2──以擴(kuò)大制程容許范圍(process window),，但這會讓生產(chǎn)速度減慢；Steegen表示：「第一次實作時的最高劑量決定權(quán)在于各家晶圓代工廠,?！?/p>