加利福尼亞州圣克拉拉市 - Momentum繼續(xù)在創(chuàng)建開放式芯片生態(tài)系統(tǒng)的過程中慢慢融合，實(shí)現(xiàn)了系統(tǒng)級(jí)封裝（SiP）中來自多個(gè)供應(yīng)商的芯片組的異構(gòu)集成,。

　　Chiplet代表了通過暴力擴(kuò)展來彌補(bǔ)性能降低的幾項(xiàng)努力之一; 這是摩爾定律的放緩,。雖然包括英特爾,，Marvell和創(chuàng)業(yè)公司zGlue在內(nèi)的各個(gè)芯片公司以及思科等系統(tǒng)公司在創(chuàng)建自己的芯片生態(tài)系統(tǒng)方面取得了一些成功,，但迄今為止的努力依賴于專有的多芯片接口。

　　開發(fā)一個(gè)全行業(yè)的開放式芯片生態(tài)系統(tǒng),，允許設(shè)計(jì)人員組裝包含來自多個(gè)供應(yīng)商的組件的“同類最佳”芯片,，不僅需要標(biāo)準(zhǔn)的開放接口，還需要在晶圓測(cè)試和熱管理以及創(chuàng)建等領(lǐng)域的技術(shù)進(jìn)步,，新的商業(yè)模式,。

　　上周在開放領(lǐng)域特定架構(gòu)（ODSA）小組的第二次研討會(huì)上展示了開放小芯片生態(tài)系統(tǒng)的穩(wěn)定進(jìn)展 - 如果進(jìn)展緩慢，該組織現(xiàn)在聲稱有大約70家成員公司正在努力為小芯片定義開放接口基于設(shè)計(jì),，尋求創(chuàng)建符合堆棧的可互操作小芯片市場(chǎng),。ODSA在開放計(jì)算項(xiàng)目的框架下運(yùn)作。

　　根據(jù)英特爾高級(jí)首席工程師兼英特爾首席技術(shù)官辦公室流程和產(chǎn)品集成總監(jiān)Ramune Nagisetty的說法,，芯片組的需求基于新工作負(fù)載的出現(xiàn)以及架構(gòu)和封裝技術(shù)的進(jìn)步,。

　　Ramune Nagisetty是英特爾高級(jí)首席工程師兼流程和產(chǎn)品集成總監(jiān)，上周在ODSA研討會(huì)上主持了小組討論,。（來源：開放計(jì)算項(xiàng)目）

　　“這個(gè)行業(yè)已經(jīng)到了一個(gè)拐點(diǎn),，”Nagisetty說?！拔覀冇袡C(jī)會(huì)通過芯片的創(chuàng)新繼續(xù)擴(kuò)展封裝集成,。”

　　一年前,，英特爾發(fā)布了其EMIB封裝的AIB協(xié)議,，作為其在DARPA小芯片研究計(jì)劃中的工作的一部分。在上周的ODSA研討會(huì)上,，英特爾通過推出5.2版PCI Express（PIPE）PHY接口來實(shí)現(xiàn)這一目標(biāo),，這是PCI Express接口的精簡(jiǎn)版本，被描述為可配置的短距離PHY,。

　　與此同時(shí),，ODSA集團(tuán)繼續(xù)致力于推進(jìn)其自己的開放式線束（BOW）物理層接口。在ODSA研討會(huì)上,，Netronome的工程師和ODSA工作組的負(fù)責(zé)人Bapi Vinnakota積極招募了針對(duì)BOW界面的代工廠和芯片支持,，并推出了一個(gè)新的小芯片設(shè)計(jì)交換項(xiàng)目，使公司能夠制作開放式小芯片物理描述,，通常使用zGlue開發(fā)的數(shù)據(jù)交換格式以機(jī)器可讀的形式保密,。

　　“當(dāng)你在一個(gè)開放的組織工作時(shí)，分享機(jī)密信息非常困難,，”Vinnakota說,。

　　（來源：開放計(jì)算項(xiàng)目）

　　BOW界面最初是在3月份的ODSA第一次研討會(huì)期間提出的。BOW的想法是提供一個(gè)通用且簡(jiǎn)單的并行接口,，以相對(duì)較低的數(shù)據(jù)速率運(yùn)行,，以便將舊節(jié)點(diǎn)中的芯片集成到系統(tǒng)中，例如集成關(guān)鍵RF組件 - 高級(jí)SiP,。

　　除了成長(zhǎng)的痛苦,，ODSA正在開發(fā)開放式芯片生態(tài)系統(tǒng)方面取得穩(wěn)步進(jìn)展。根據(jù)Nagisetty的說法,，從外部看起來令人痛苦的緩慢進(jìn)展實(shí)際上反映了其他主要技術(shù)拐點(diǎn)常見的斜坡,，這些曲線首先緩慢地聚集在一起，然后以穩(wěn)定的加速速度聚集在一起,。

　　“我認(rèn)為在三到五年的時(shí)間內(nèi),，我們將以一種截然不同的方式看待所有事情，”Nagisetty在接受EE Times采訪時(shí)說,。事情正在開始,，坡道緩慢，但步伐會(huì)加快,，隨著每個(gè)標(biāo)準(zhǔn),，規(guī)范和工具的落實(shí)，變化的速度將會(huì)增加,。我認(rèn)為在三到五年的時(shí)間框架內(nèi),，這種[基于芯片的設(shè)計(jì)]將成為更多的規(guī)則而不是例外?！?/p>

　　基于芯片級(jí)設(shè)計(jì)的許多支持者指出的一個(gè)節(jié)省成本的成功案例是AMD即將推出的7-nm Epyc CPU,，它具有多達(dá)8個(gè)7-nm處理器芯片，與AMD的Infinity結(jié)構(gòu)連接到單個(gè)14-nm I / O芯片帶內(nèi)存控制器,。該方法是14-nm Epyc的擴(kuò)展,，在單個(gè)封裝上使用四個(gè)裸片。

　　“對(duì)我們來說,，小芯片是非常真實(shí)的，”在ODSA研討會(huì)上出席小組討論的AMD研究員Gabriel Loh說,?！斑@是我們已經(jīng)建立的東西，其理念是在硅上獲得不同的組件,，無論其技術(shù)節(jié)點(diǎn)如何,。”

　　ODSA研討會(huì)上的Chiplet設(shè)計(jì)經(jīng)驗(yàn)小組,。左起：eSilicon Carlos Macian; Gabriel Loh,，AMD; Dave Kehlet，英特爾; Sanjeev Joshi，思科; Xilinx的Sagheer Ahmad,。（來源：開放計(jì)算項(xiàng)目）

　　但是,，雖然開放式芯片生態(tài)系統(tǒng)的概念具有動(dòng)力并且正在取得進(jìn)展，但它并非沒有批評(píng)者或嚴(yán)重的障礙,。從技術(shù)角度來看,，Nagisetty認(rèn)為開放式芯片生態(tài)系統(tǒng)最艱巨的障礙之一涉及測(cè)試 - 具體而言，能夠在封裝之前保證已知的良好芯片,，這將需要非常全面的晶圓分類內(nèi)容,，并且能夠探測(cè)細(xì)間距凸點(diǎn)。Nagisetty看到的第二大挑戰(zhàn)包括由功率,，功率密度和熱串?dāng)_引發(fā)的熱挑戰(zhàn),。

　　但從商業(yè)模式的角度來看，挑戰(zhàn)至少是令人煩惱的,。目前,，該行業(yè)具有與板級(jí)組件相關(guān)聯(lián)的某些類型的商業(yè)模型以及與單片SoC相關(guān)聯(lián)的其他商業(yè)模型?！暗覀冋娴闹皇情_始了解當(dāng)我們結(jié)合不同制造商的芯片時(shí)所需的商業(yè)模式,，”Nagisetty說。

　　例如：誰為SiP設(shè)備打造品牌,？誰推銷它,？當(dāng)然，如果存在安全漏洞,，誰有可能承擔(dān)責(zé)任,？

　　“如果它不起作用，誰會(huì)抓著袋子,？”Loh問道,。他指出，業(yè)內(nèi)有一些可以用作模型的解決方案,?！皢栴}是：你如何擴(kuò)展它？”

　　小組討論期間出現(xiàn)的另一個(gè)問題是保證金堆疊,。如果有人正在組裝包括來自多家芯片公司的芯片組的“同類最佳”設(shè)備,，可以安全地假設(shè)每家芯片公司都希望為其業(yè)界領(lǐng)先的芯片獲得高利潤。將所有這些邊距堆疊在一起可能會(huì)使最終產(chǎn)品過于昂貴,。

　　“所有這些類型的事情都必須得到解決,，”Nagisetty說?！八栽谀承┓矫?，我們只是開始走這條道路。我們學(xué)到了很多東西，我認(rèn)為這些東西最終會(huì)通過標(biāo)準(zhǔn)和規(guī)范自行完成,?！?/p>

　　Nagisetty表示，PIPE規(guī)范源于英特爾Kaby Lake G的設(shè)計(jì),，該設(shè)計(jì)導(dǎo)致一系列采用集成AMD Radeon圖形核心的英特爾酷睿處理器,，這些處理器使用PCI Express和EMIB互連多個(gè)小芯片。不同技術(shù)節(jié)點(diǎn)的不同過程,。

　　“我們學(xué)到了很多關(guān)于如何整合最初為電路板設(shè)計(jì)的組件并將其放入封裝內(nèi)的知識(shí),，”Nagisetty說。

　　對(duì)于Kaby Lake,，英特爾設(shè)計(jì)人員希望使用PCI Express將CPU連接到Radeon GPU,。但PCI Express設(shè)計(jì)用于高速驅(qū)動(dòng)長(zhǎng)距離信號(hào)，并且功率太大而無法放置在封裝內(nèi)部,。相反,，英特爾設(shè)計(jì)師提出了一種調(diào)整接口的方案，以調(diào)整信號(hào)需要傳輸?shù)木嚯x,，將有功功率降低約50％,，同時(shí)還減少了過程中電源狀態(tài)切換所需的時(shí)間，Nagisetty說,。

　　PIPE V5.2支持短距離應(yīng)用,。（來源：英特爾）

　　“我們可以節(jié)省電力，如果我們能夠采用PCI Express接口并真正調(diào)低它,，我們實(shí)際上可以以更低的成本創(chuàng)建更簡(jiǎn)單的設(shè)計(jì),，”她說。由此產(chǎn)生的PIPE規(guī)范不僅使設(shè)計(jì)人員能夠在單個(gè)封裝內(nèi)以顯著的功耗降低互連芯片,，而且使他們能夠靈活地在設(shè)計(jì)過程的后期決定其設(shè)計(jì)的某些元件是板級(jí)還是封裝級(jí)元件,。

　　除了Kaby Lake G之外，英特爾Stratix 10 FPGA的設(shè)計(jì) - 以多個(gè)代工廠在同一封裝中的多個(gè)技術(shù)節(jié)點(diǎn)構(gòu)建的芯片 - 以及英特爾的Lakefield工藝 - 將多個(gè)技術(shù)節(jié)點(diǎn)上的英特爾芯片整合到同一個(gè)封裝中 - 給了英特爾Nagisetty說,，對(duì)如何將多個(gè)來源的芯片串聯(lián)起來有很多見解,。

　　“基本上，你需要標(biāo)準(zhǔn)和規(guī)范支持互操作性,，”她說,，不僅包括界面，還包括材料規(guī)格,，以確保不同制造工廠使用的不同材料兼容,。