進(jìn)入后摩爾定律時(shí)代，先進(jìn)封裝成為半導(dǎo)體產(chǎn)業(yè)的新顯學(xué),，而小晶片的異質(zhì)整合商機(jī)更是眾廠商磨刀霍霍的兵家必爭(zhēng)之地,。

　　在半導(dǎo)體芯片制造的過(guò)程中,，當(dāng)芯片從晶圓廠被生產(chǎn)出來(lái)之后，還必須經(jīng)過(guò)最后一道非常關(guān)鍵的步驟，才能變成具備不同功能的元件,，這個(gè)步驟就是：封裝測(cè)試,。所謂封裝，是將晶片連上印刷電路板或其他電子元件,，讓訊號(hào)與電流能夠順利地傳遞,，而測(cè)試則是在芯片制作過(guò)程的各個(gè)階段，進(jìn)行不同程度的檢測(cè),，進(jìn)而確認(rèn)晶片的可靠度以及良率,，兩者都是在晶片制造的過(guò)程當(dāng)中不可或缺的重要程序。

　　更進(jìn)一步來(lái)看,，在封裝的同時(shí),，為了能夠達(dá)到更高的效能，晶片整合就成為各廠商著重發(fā)展的重中之重,，但是,，先前因?yàn)槭芟抻诋愘|(zhì)芯片整合（Heterogeneous Integration）的制程存在著不小的差異，兩者整合起來(lái)的良率也相對(duì)偏低,，再加上過(guò)去封裝廠多半采取分工模式,，以致制程大多仍然是以同質(zhì)晶片整合為主。不過(guò),，基于臺(tái)灣半導(dǎo)體供應(yīng)鏈完善,，又具備頂尖晶圓代工的產(chǎn)業(yè)優(yōu)勢(shì)，臺(tái)灣的封裝廠商在同質(zhì)芯片整合的布局已行之有年,，確實(shí)可以說(shuō)是相當(dāng)成熟,。

　　先進(jìn)封裝市場(chǎng)爆發(fā)式成長(zhǎng)

　　近來(lái)，在后摩爾定律時(shí)代對(duì)晶片性能要求持續(xù)提升的帶動(dòng)之下,，半導(dǎo)體產(chǎn)業(yè)的供應(yīng)鏈廠商也日益增加在先進(jìn)封裝領(lǐng)域的投資,，根據(jù)市場(chǎng)知名研究機(jī)構(gòu)Yole日前發(fā)表的先進(jìn)封裝市場(chǎng)報(bào)告，預(yù)測(cè)二○二○～二六年間,，先進(jìn)封裝市場(chǎng)將以年復(fù)合成長(zhǎng)率七,。九％的強(qiáng)勁氣勢(shì)大幅成長(zhǎng)，到二○二五年為止,，市場(chǎng)營(yíng)收就將突破四二○億美元的規(guī)模水準(zhǔn),，大約是傳統(tǒng)封裝市場(chǎng)預(yù)期成長(zhǎng)率的三倍之多，其中,，又以2.5D/3D堆疊ＩＣ,、嵌入式芯片封裝（Embedded Die; ED）和扇出型封裝（Fan-Out; FO）為成長(zhǎng)最快的三大技術(shù)平臺(tái)，年復(fù)合成長(zhǎng)率分別為二一％,、十八％和十六％,。

　　確實(shí),，隨著晶圓代工產(chǎn)業(yè)逐漸邁向高階制程，且制程越來(lái)越精密,，尤其進(jìn)入七納米之后,，能夠整合的項(xiàng)目就比以往更加多元，包括邏輯電路（Logic）,、射頻（RF）電路,、MEMS（微機(jī)電）、感測(cè)器（Sensor）等等各種不同的芯片在內(nèi),，都需要被整合在同一個(gè)封裝當(dāng)中,。也就是說(shuō)，提供異質(zhì)芯片整合制程的整體解決方案就理所當(dāng)然地躍上臺(tái)面,，成為整個(gè)半導(dǎo)體產(chǎn)業(yè)未來(lái)的發(fā)展趨勢(shì),，

　　更深入來(lái)看，所謂異質(zhì)芯片整合制程,，就是將各種不同小芯片（Chiplet）包括了記憶體及邏輯芯片等,，透過(guò)先進(jìn)封裝制程緊密集合在一起。隨著先進(jìn)制程的不斷發(fā)展,，原先傳統(tǒng)的２Ｄ封裝已經(jīng)無(wú)法達(dá)到相關(guān)的需求,，于是芯片廠商逐漸轉(zhuǎn)向3D IC，如WoW（Wafer-on-Wafer）,、甚至CoW（Chip-on-Wafer）等的技術(shù)研發(fā),，而這種新型態(tài)的３Ｄ堆疊晶片制程技術(shù)就替異質(zhì)芯片整合帶來(lái)了更多發(fā)展的想像空間。

　　也就是說(shuō),，過(guò)去是將同質(zhì)晶粒封裝在一起,，現(xiàn)在則是把兩個(gè)、甚至多個(gè)不同性質(zhì)的電子元件（如邏輯芯片,、感測(cè)器,、記憶體等）整合進(jìn)單一封裝里；或從芯片的布局下手,，利用2.5D/3D等多維度空間設(shè)計(jì),，將不同電子元件堆疊、整合在一個(gè)芯片中,，解決空間限制，進(jìn)而達(dá)到改善功耗和效能,、大幅縮小體積的效果,。

　　但是，一旦整合的項(xiàng)目增加,，相關(guān)制程的復(fù)雜度與難度也就隨之大幅成長(zhǎng),，話雖如此，為使芯片變得更加輕薄短小達(dá)到終端的要求，半導(dǎo)體產(chǎn)業(yè)確實(shí)迎來(lái)更多需要系統(tǒng)單芯片整合的挑戰(zhàn),，同時(shí),，也衍生出了系統(tǒng)封裝（System in Package）的相關(guān)商機(jī)，而綜觀現(xiàn)在所有一線的半導(dǎo)體業(yè)者,，包括：臺(tái)積電,、三星（Samsung）、英特爾（Intel）在內(nèi),，也都致力于異質(zhì)芯片整合制程的發(fā)展,。

　　若是從當(dāng)前各廠商的布局來(lái)看，從專門委外的封測(cè)代工廠（OSAT）到晶圓代工廠,，針對(duì)布局異質(zhì)整合封裝技術(shù),，確實(shí)都是磨刀霍霍、各擁優(yōu)勢(shì),，封測(cè)廠主要布局SiP on Substrate,、低密度扇出型晶圓級(jí)封裝（FOWLP）以及高密度晶圓級(jí)封裝等，同時(shí),，也有封測(cè)廠布局2.5D IC,；而晶圓代工廠則是主要布局高密度晶圓級(jí)封裝、2.5D Interposer和3D IC等等,。

　　臺(tái)積電打造「3D Fabric」平臺(tái)

　　為了而維持公司居于業(yè)界的領(lǐng)先地位,，過(guò)去只將目光專注在晶圓代工業(yè)務(wù)的臺(tái)積電從○九年起，開(kāi)始跨入封裝領(lǐng)域,，結(jié)合先進(jìn)制程的晶圓代工,，以提供客戶從前段晶圓代工到后段封測(cè)的一條龍統(tǒng)包服務(wù)，并且將目標(biāo)鎖定在人工智能（ＡＩ）及高效運(yùn)算（ＨＰＣ）市場(chǎng),，如今布局先進(jìn)封裝技術(shù)領(lǐng)域多年也終于迎來(lái)開(kāi)花結(jié)果之時(shí),。

　　目前臺(tái)積電已經(jīng)量產(chǎn)的兩大封裝技術(shù)分別是InFO（整合扇出型封裝）及CoWoS（基板上晶圓上芯片封裝）。其中,，InFO封裝技術(shù)其實(shí)就是先前因?yàn)橹瞥塘悸适冀K無(wú)法提升,，所以并未獲得相關(guān)半導(dǎo)體廠商的大量采用的FOWLP（Fan-Out Wafer level Package）。一直到臺(tái)積電以FOWLP技術(shù)為基礎(chǔ)加以改良,，并于一五年提出InFO技術(shù),，將十六納米的邏輯SoC芯片和DRAM芯片做整合，才算是正式獲得市場(chǎng)的認(rèn)同,。由于該技術(shù)可達(dá)到功耗較低的效果,，同時(shí)又能強(qiáng)調(diào)散熱，并且可以符合體積小,、高頻寬的應(yīng)用,，特別適合用在智能手機(jī),、平板電腦和物聯(lián)網(wǎng)芯片之上，因此,，在臺(tái)積電一六年將其正式量產(chǎn)之后就被應(yīng)用在不少終端產(chǎn)品之上,。

　　回過(guò)頭來(lái)看，臺(tái)積電成功量產(chǎn)2.5D先進(jìn)封裝制程,，提供客戶一系列InFO晶圓級(jí)封裝技術(shù),，并針對(duì)高效能運(yùn)算晶片提供CoWoS封裝制程的成果，可說(shuō)是宣告著半導(dǎo)體業(yè)已經(jīng)進(jìn)入下一個(gè)全新世代,。近來(lái),，針對(duì)先進(jìn)封裝的布局，臺(tái)積電更是頻頻在各大公開(kāi)場(chǎng)合向市場(chǎng)報(bào)喜,，日前在「Semicon Taiwan 2021線上論壇」當(dāng)中,，臺(tái)積電就宣布目前已將先進(jìn)封裝相關(guān)技術(shù)整合為「3DFabric」平臺(tái)，前段技術(shù)包含整合芯片系統(tǒng)（SoIC）,，后段組裝測(cè)試相關(guān)技術(shù)包含InFO以及CoWoS系列,，可讓客戶們自由選配。

　　針對(duì)目前的產(chǎn)業(yè)狀況,，臺(tái)積電營(yíng)運(yùn)／先進(jìn)封裝技術(shù)暨服務(wù)副總經(jīng)理廖德堆也直言,，隨著先進(jìn)制程邁向三納米以下的更先進(jìn)技術(shù)前進(jìn)的同時(shí)，系統(tǒng)整合單芯片（System on Integrated Chips,；SoIC）的小芯片先進(jìn)封裝技術(shù)就成為這當(dāng)中不可或缺的解決方案,，臺(tái)積電運(yùn)用小晶片整合技術(shù)，讓2.5D異質(zhì)封裝提升芯片效能,，換句話說(shuō),，小晶片的異質(zhì)芯片設(shè)計(jì)已經(jīng)成為當(dāng)前半導(dǎo)體市場(chǎng)的新顯學(xué)。

　　同時(shí),，廖德堆也進(jìn)一步指出,，為了加快布局小芯片先進(jìn)封裝技術(shù)，目前臺(tái)積電正積極打造創(chuàng)新的3D Fabric先進(jìn)封測(cè)制造基地,，到時(shí)候廠房將會(huì)具備先進(jìn)測(cè)試,、SoIC和2.5D先進(jìn)封裝的產(chǎn)線，其中,，進(jìn)度最快的SoIC預(yù)計(jì)今年就可望導(dǎo)入機(jī)臺(tái),，至于2.5D先進(jìn)封裝廠房則是計(jì)畫(huà)將在明年到位，由此可以看出,，臺(tái)積電針對(duì)小芯片異質(zhì)整合及先進(jìn)封裝積極卡位布局的企圖心不言而喻,。

　　日月光手握產(chǎn)業(yè)優(yōu)勢(shì)

　　不過(guò)，于此同時(shí)國(guó)內(nèi)封裝龍頭大廠日月光投控當(dāng)然也不遑多讓,，挾帶著在封裝領(lǐng)域當(dāng)中耕耘多年的優(yōu)勢(shì),，日月光在SiP先進(jìn)封裝技術(shù)可說(shuō)是已握有先機(jī)，確實(shí),，日月光從最早期的傳統(tǒng)釘架式封裝,、ＱＦＮ（四方平面無(wú)引腳）、球柵陣列封裝,、高階覆晶封裝及扇出型封裝的2.5D或3D都有相當(dāng)豐富的經(jīng)驗(yàn),，將上述技術(shù)一字排開(kāi)來(lái)，全都可以替客戶進(jìn)行異質(zhì)整合的系統(tǒng)級(jí)封裝,，進(jìn)而提供客戶一條龍的服務(wù),，根據(jù)公司說(shuō)法，目前各地客戶委托進(jìn)行異質(zhì)整合案越來(lái)越多,，外資也看好未來(lái)將成為下一階段的成長(zhǎng)動(dòng)能,，可持續(xù)關(guān)注。