?? 基于Altera公司40nm" title="40nm">40nm工藝的StratixⅣ系列FPGA與HardCopy Ⅳ系列ASIC相結(jié)合,，使得器件兼具FPGA和ASIC的優(yōu)勢(shì),。
?
?? 自半導(dǎo)體芯片制造技術(shù)從“亞微米時(shí)代”跨入“納米時(shí)代”之后，集成電路的特征尺寸繼續(xù)沿著“摩爾定律”的指引，由90nm節(jié)點(diǎn)過(guò)渡到65nm" title="65nm">65nm節(jié)點(diǎn),，并于2007年進(jìn)一步升級(jí)到45nm" title="45nm">45nm節(jié)點(diǎn),。特征尺寸的縮減意味著器件性能的大幅提升,，這正是半導(dǎo)體業(yè)者孜孜以求的目標(biāo),。
??? 40納米產(chǎn)品將如期推出
??? 2007年，45nm產(chǎn)品正式投入商用,，其工藝技術(shù)已經(jīng)日漸成熟,。據(jù)Cadence公司透露，目前已有至少15種基于45nm工藝的產(chǎn)品通過(guò)了tapeout(產(chǎn)品定案)階段,。2008年下半年,，TSMC（臺(tái)積電）的40nm低功耗制程技術(shù)也將發(fā)布。TSMC相關(guān)負(fù)責(zé)人在接受《中國(guó)電子報(bào)》記者采訪(fǎng)時(shí)表示,，通過(guò)TSMC的設(shè)計(jì)參考流程9.0版,，芯片設(shè)計(jì)人員" title="設(shè)計(jì)人員">設(shè)計(jì)人員可以很方便地將45nm設(shè)計(jì)過(guò)渡到40nm；目前,，TSMC40nm的研發(fā)正在按照預(yù)定計(jì)劃進(jìn)行,，與客戶(hù)的合作也進(jìn)展得十分順利。
?
??? 2008年5月20日,，Altera公司向業(yè)界發(fā)布了全球首款采用40nm工藝的FPGA（現(xiàn)場(chǎng)可編程邏輯器件）和ASIC（專(zhuān)用集成電路）,，即Stratix ⅣFPGA系列和HardCopy Ⅳ FPGA系列。該公司資深市場(chǎng)副總裁JordanPlofsky告訴本報(bào)記者,，Altera與TSMC之間的合作關(guān)系已長(zhǎng)達(dá)15年,，并從2006年開(kāi)始了上述產(chǎn)品的合作研發(fā),，兩家公司成立了11個(gè)技術(shù)團(tuán)隊(duì)，合作開(kāi)發(fā)了很多有意義的技術(shù),。
?
??? 從今年5月起,，設(shè)計(jì)人員就可以使用Altera的QuartusII軟件8.0開(kāi)始StratixIVFPGA的設(shè)計(jì)。Altera公司總裁,、CEO兼董事長(zhǎng)JohnDaane表示,，Altera將遵循既定的計(jì)劃于2008年第四季度提供StratixⅣ器件系列第一個(gè)型號(hào)的工程樣片，HardCopyIVASIC也將于2009年第三季度開(kāi)始接受客戶(hù)投片,。
??? 性能功耗成本俱獲優(yōu)化
??? 就開(kāi)發(fā)成本而言,，40nmFPGA產(chǎn)品的出現(xiàn)對(duì)至今仍從事ASIC設(shè)計(jì)的公司而言不啻為一個(gè)福音。據(jù)測(cè)算,，在65nm工藝節(jié)點(diǎn),，ASIC產(chǎn)品的NRE(一次性工程費(fèi)用)成本約為200萬(wàn)美元，而升級(jí)到40nm工藝之后,，這一數(shù)據(jù)將增至400萬(wàn)美元,，而利用FPGA進(jìn)行40nm產(chǎn)品的設(shè)計(jì)，其N(xiāo)RE成本僅為40萬(wàn)美元,。
?
??? 在性能和功耗方面，40nmFPGA產(chǎn)品也得到了明顯的優(yōu)化,。據(jù)JordanPlofsky介紹,，Stratix Ⅳ系列FPGA的邏輯單元" title="邏輯單元">邏輯單元數(shù)達(dá)到68萬(wàn)，是現(xiàn)有產(chǎn)品邏輯單元的兩倍,；其DSP模塊采取并行體系結(jié)構(gòu),，具有1360個(gè)550MHz的嵌入式18×18乘法器，同時(shí)600MHz嵌入式存儲(chǔ)器容量也達(dá)到22.4Mbit,，其速率也比最接近的競(jìng)爭(zhēng)器件快35%,，相當(dāng)于領(lǐng)先兩個(gè)速率等級(jí)；與競(jìng)爭(zhēng)產(chǎn)品相比,，Stratix Ⅳ系列FPGA的功耗降低了50%,，并且，將設(shè)計(jì)從Stratix ⅣFPGA移植到HardCopyⅣ ASIC之后,，功耗還將進(jìn)一步降低50%以上,。
?
??? 正如GiDEL公司創(chuàng)立人兼技術(shù)總監(jiān)ReuvenWeintraub所言，基于40nm工藝的Stratix ⅣFPGA系列的推出,，將使GiDEL繼續(xù)在高性能計(jì)算系統(tǒng)應(yīng)用中發(fā)揮Altera產(chǎn)品的性能,、密度和功耗優(yōu)勢(shì)。
?
??? 與ASIC相比,，通常FPGA的優(yōu)點(diǎn)是設(shè)計(jì)周期短,，研發(fā)成本低,，缺點(diǎn)是功耗偏高，管芯尺寸較大,。而基于40nm工藝的Stratix Ⅳ系列FPGA與HardCopy Ⅳ系列ASIC相結(jié)合,，使得器件兼具FPGA和ASIC的優(yōu)勢(shì)。StratixIV系列器件采用了Altera獲得專(zhuān)利的可編
?
??? 程功耗技術(shù),，降低了整體功耗,。利用與StratixⅣ GXFPGA等價(jià)的收發(fā)器模塊和封裝以及引腳兼容性，HardCopyⅣ GX器件可以把嵌入式收發(fā)器ASIC設(shè)計(jì)的風(fēng)險(xiǎn)和總成本降到最低,。
??? 創(chuàng)新能力增強(qiáng)企業(yè)競(jìng)爭(zhēng)力
???
??? 可見(jiàn),，產(chǎn)品檔次的提升與技術(shù)的不斷進(jìn)步息息相關(guān)。Altera亞太區(qū)副總裁兼董事總經(jīng)理ErhaanShaikh認(rèn)為,，創(chuàng)新是Altera的核心價(jià)值所在,，也是Altera成為可編程和定制邏輯芯片解決方案領(lǐng)先供應(yīng)商的關(guān)鍵。為能夠持續(xù)關(guān)注今后關(guān)鍵技術(shù)的發(fā)展,，Altera在2007年成立了技術(shù)辦公室,，其任務(wù)就是為Altera開(kāi)發(fā)并維持戰(zhàn)略技術(shù)方向，確定有助于推動(dòng)Altera發(fā)展的專(zhuān)門(mén)技術(shù)和技術(shù)組合,，保證公司的競(jìng)爭(zhēng)優(yōu)勢(shì),。“我們通過(guò)產(chǎn)品的領(lǐng)先優(yōu)勢(shì)為客戶(hù)提供優(yōu)異的價(jià)值以及出眾的質(zhì)量和服務(wù)實(shí)現(xiàn)創(chuàng)新,。從1983年發(fā)明第一款可編程邏輯器件到成為最先推出40nm器件的可編程邏輯公司,，我們一直在創(chuàng)新上遙遙領(lǐng)先，這些創(chuàng)新已經(jīng)成為業(yè)界標(biāo)準(zhǔn),?！盓rhaanShaikh對(duì)本報(bào)記者表示，“在Altera,，創(chuàng)新精神已經(jīng)超越了技術(shù)和產(chǎn)品而延伸到業(yè)務(wù)過(guò)程的簡(jiǎn)化和優(yōu)化,、供應(yīng)鏈管理和優(yōu)化，以及與客戶(hù)溝通等方方面面,，公司的每一名員工都有責(zé)任在其專(zhuān)業(yè)領(lǐng)域?qū)崿F(xiàn)創(chuàng)新,。”?
?