日韩精品中文字幕,亚洲精品人妻久久久

EDA與制造相關(guān)文章

PCB安全距離分析

安全距離包括電氣間隙(空間距離),，爬電距離(沿面距離)和絕緣穿透距離.電氣間隙：兩相鄰導(dǎo)體或一個(gè)導(dǎo)體與相鄰電機(jī)殼表面的沿空氣測(cè)量的最短距離,。

發(fā)表于：2/13/2012

頻譜利用及潛在的干擾分析

日常生活中常用的頻率范圍，包括交流電源頻率、音頻,、長(zhǎng)、中,、短波收音機(jī)占有的頻段,、調(diào)頻及電視廣播、蜂窩電話(huà)常用的900MHz及1.8GHz,。但實(shí)際的頻譜遠(yuǎn)比這擁擠得多,，9KHz以上的頻段幾乎都被用于特定的場(chǎng)合。隨著微

發(fā)表于：2/10/2012

運(yùn)用迭代FFT算法優(yōu)化矩形平面稀疏陣列

介紹了一種基于迭代FFT算法的優(yōu)化方法來(lái)實(shí)現(xiàn)矩形稀疏陣列的峰值旁瓣電平最優(yōu)化的設(shè)計(jì),，給出了該方法的詳細(xì)優(yōu)化步驟,。如果矩形平面陣列的陣元等間距分布，則陣列因子與陣元激勵(lì)之間存在二維傅里葉變換關(guān)系,，對(duì)隨機(jī)初始化的陣元激勵(lì)作迭代FFT循環(huán),，在一定的旁瓣約束條件下，便可以得到最優(yōu)的陣元分布,。仿真結(jié)果證明了該方法的快速性,、有效性和穩(wěn)健性。

發(fā)表于：2/9/2012

淺談PCB元器件布局檢查規(guī)則

PCB布板過(guò)程中,，對(duì)系統(tǒng)布局完畢以后,，要對(duì)PCB圖進(jìn)行審查，看系統(tǒng)的布局是否合理,，是否能夠達(dá)到最優(yōu)的效果,。通常可以從以下若干方面進(jìn)行考察,。

發(fā)表于：2/4/2012

基于PSO-BP神經(jīng)網(wǎng)絡(luò)的混凝土抗壓強(qiáng)度預(yù)測(cè)

為了有效提高混凝土抗壓強(qiáng)度的預(yù)測(cè)精準(zhǔn)度,，利用粒子群算法優(yōu)化BP神經(jīng)網(wǎng)絡(luò)初始權(quán)值和閾值，建立了混凝土抗壓強(qiáng)多因子PSO-BP預(yù)測(cè)模型,。模型以每立方混凝土中水泥,、高爐礦渣粉,、粉煤灰、水,、減水劑,、粗集料和細(xì)集料的含量以及置放天數(shù)為輸入?yún)?shù)，混凝土抗壓強(qiáng)度值作為輸出參數(shù),，不僅可以克服BP算法收斂速度慢和易陷入局部極值的缺陷,，而且模型的學(xué)習(xí)能力、泛化能力和預(yù)測(cè)精度都有了很大的提高,。以UCI數(shù)據(jù)庫(kù)中的Concrete Compressive Strength數(shù)據(jù)集為例進(jìn)行仿真測(cè)試,，結(jié)果表明：PSO-BP模型預(yù)測(cè)精度較BP、GA-BP模型分別提高了8.26%和2.05%,，驗(yàn)證了PSO-BP模型在混凝土抗壓強(qiáng)度預(yù)測(cè)中的有效性,。

發(fā)表于：2/2/2012

基于THS1040模數(shù)轉(zhuǎn)換器的測(cè)試系統(tǒng)設(shè)計(jì)

提出了一種針對(duì)高速高精度數(shù)模轉(zhuǎn)換器的測(cè)試系統(tǒng)模型，該模型運(yùn)用相關(guān)采樣技術(shù),，利用Matlab軟件和邏輯分析儀測(cè)試了模數(shù)轉(zhuǎn)換器的靜態(tài)性能和動(dòng)態(tài)性能,。與此同時(shí)，基于TI公司的THS1040設(shè)計(jì)了測(cè)試評(píng)估板,。測(cè)試結(jié)果表明,，這種系統(tǒng)測(cè)試模型測(cè)試出的性能參數(shù)與實(shí)際芯片性能參數(shù)誤差不超過(guò)1.17%。該模型已應(yīng)用于高速視頻解碼芯片的后端驗(yàn)證測(cè)試中,。

發(fā)表于：2/2/2012

基于PSpice的階梯波發(fā)生器分析與設(shè)計(jì)

PSpice通用電路仿真軟件目前已廣泛地應(yīng)用于電子線(xiàn)路的設(shè)計(jì)中,，因此在電子技術(shù)的教學(xué)與實(shí)驗(yàn)中也應(yīng)充分重視PSpice的學(xué)習(xí)和運(yùn)用。對(duì)于電路設(shè)計(jì),，采用仿真的手段,，可以大量地減少硬件調(diào)試過(guò)程中出現(xiàn)的各種問(wèn)題，易于電路的實(shí)現(xiàn),。

發(fā)表于：2/1/2012

遞推最小二乘參數(shù)辨識(shí)與仿真實(shí)例

介紹了基于遞推最小二乘法進(jìn)行系統(tǒng)辨識(shí)的基本原理,，對(duì)給定的實(shí)際輸入輸出數(shù)據(jù)運(yùn)用MATLAB的M語(yǔ)言編寫(xiě)遞推最小二乘算法，最后給出相應(yīng)的仿真結(jié)果和分析,，并對(duì)得到的模型進(jìn)行驗(yàn)證,。

發(fā)表于：2/1/2012

基于PXI和PCI硬件的PCB測(cè)試系統(tǒng)方案設(shè)計(jì)

結(jié)合NIPXI與PCI硬件，使用NITestStand和LabVIEW軟件來(lái)開(kāi)發(fā)一個(gè)用于測(cè)試印刷電路板和太陽(yáng)能逆變器的標(biāo)準(zhǔn)測(cè)試系統(tǒng),。

發(fā)表于：2/1/2012

BOOST電路的PSpice仿真分析與設(shè)計(jì)

BOOST電路的PSpice仿真分析與設(shè)計(jì),1引言BOOST電路又稱(chēng)為升壓型電路，是一種直流一直流變換電路,，其電路結(jié)構(gòu)如圖1所示,。此電路在開(kāi)關(guān)電源領(lǐng)域內(nèi)占有非常重要的地位，長(zhǎng)期以來(lái)廣泛的應(yīng)用于各種電源設(shè)備的設(shè)計(jì)中,。對(duì)它工作過(guò)程的理解掌握關(guān)系到對(duì)整

發(fā)表于：2/1/2012

基于數(shù)學(xué)形態(tài)學(xué)的手寫(xiě)體漢字細(xì)化方法研究

提出了一種基于數(shù)學(xué)形態(tài)學(xué)的細(xì)化方法,，該方法使用結(jié)構(gòu)模板的方式對(duì)字符圖像進(jìn)行細(xì)化,，并針對(duì)原有細(xì)化方法產(chǎn)生的細(xì)化不徹底現(xiàn)象，對(duì)原結(jié)構(gòu)模板進(jìn)行了改進(jìn),。在常用細(xì)化結(jié)構(gòu)模板的基礎(chǔ)上,，新增了幾個(gè)結(jié)構(gòu)模板，較好地解決了細(xì)化不徹底的現(xiàn)象,。實(shí)驗(yàn)證明,，細(xì)化后的圖像保持了原圖像的連通性并達(dá)到了很好的細(xì)化效果。

發(fā)表于：1/31/2012

Cadence邏輯設(shè)計(jì)解決方案

Cadence公司的邏輯設(shè)計(jì)解決方案,，可以實(shí)現(xiàn)多領(lǐng)域載同驗(yàn)證,，還能與數(shù)字設(shè)計(jì)平臺(tái)產(chǎn)品實(shí)現(xiàn)無(wú)縫集成。

發(fā)表于：1/19/2012

Cadence PCB設(shè)計(jì)解決方案

復(fù)雜的物理和電氣規(guī)則,，高密度的元器件布局,，以及更高的高速技術(shù)要求，這一切都增加了當(dāng)今PCB設(shè)計(jì)的復(fù)雜性,，不管是在設(shè)計(jì)過(guò)程的哪一個(gè)階段,，設(shè)計(jì)師都需要能夠輕松地定義，管理和確認(rèn)簡(jiǎn)單的物理/間距規(guī)則,，以及至關(guān)重要的高速信號(hào),。

發(fā)表于：1/18/2012

Cadence PCB設(shè)計(jì)仿真技術(shù)

對(duì)于較大型的設(shè)計(jì)，PCB設(shè)計(jì)團(tuán)隊(duì)尤其需要快速可靠的仿真,，以完成設(shè)計(jì)任務(wù),。Cadence仿真技術(shù)提供了和PCB設(shè)計(jì)統(tǒng)一的設(shè)計(jì)環(huán)境。

發(fā)表于：1/17/2012

DOCOMO Beijing Labs 借助 MATLAB 將移動(dòng)通信技術(shù)的開(kāi)發(fā)時(shí)間縮短 50％

MathWorks今日宣布,，DOCOMO Beijing Communications Laboratories Co., Ltd.(DOCOMO Beijing Labs) 已經(jīng)采用MATLAB來(lái)開(kāi)發(fā)和驗(yàn)證新一代移動(dòng)通信系統(tǒng),，如LTE-A中物理層的新技術(shù)和算法。相比以前使用C 和 C++作為唯一的開(kāi)發(fā)工具,，通過(guò)使用 MATLAB,，DOCOMO Beijing Labs的研究人員可以更加快速地開(kāi)發(fā)用于鏈路級(jí)和系統(tǒng)級(jí)仿真的算法。開(kāi)發(fā)時(shí)間大約縮短為以前的50%,。

發(fā)表于：1/16/2012