單端10-bit SAR ADC IP核的設(shè)計(jì) | |
所屬分類:技術(shù)論文 | |
上傳者:serena | |
標(biāo)簽: SAR ADC IP核 | |
所需積分:1分積分不夠怎么辦,? | |
文檔介紹: 本設(shè)計(jì)通過采用分割電容陣列對DAC進(jìn)行優(yōu)化,,在減小了D/A轉(zhuǎn)換開關(guān)消耗的能量、提高速度的基礎(chǔ)上,,實(shí)現(xiàn)了一款采樣速度為1 MS/s的10-bit單端逐次逼近型模數(shù)轉(zhuǎn)換器,。使用cadence spectre 工具進(jìn)行仿真,,仿真結(jié)果表明,設(shè)計(jì)的D/A轉(zhuǎn)換器和比較器等電路滿足10-bit A/D 轉(zhuǎn)換的要求,,逐次逼近A/D轉(zhuǎn)換器可以正常工作,。 | |
現(xiàn)在下載 | |
VIP會員,AET專家下載不扣分,;重復(fù)下載不扣分,,本人上傳資源不扣分。 |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2