Yolo神經(jīng)網(wǎng)絡(luò)在集成電路焊盤布局規(guī)則檢測(cè)上的應(yīng)用研究
所屬分類：技術(shù)論文
上傳者：aetmagazine
文檔大小：576 K
標(biāo)簽： 集成電路 電子設(shè)計(jì)自動(dòng)化 版圖檢查
所需積分：0分積分不夠怎么辦？
文檔介紹：為探索深度學(xué)習(xí)在集成電路設(shè)計(jì)自動(dòng)化上的應(yīng)用,，以電源和接地焊盤的排列規(guī)則作為檢查案例,，研究了Yolo v3神經(jīng)網(wǎng)絡(luò)在版圖檢查上的可行性。采用Python腳本批量生成版圖樣本圖片,，并使用LabelImg進(jìn)行標(biāo)簽標(biāo)記。使用TensorFlow框架編寫了基于Yolo v3的版圖檢查器。結(jié)果顯示,，版圖檢查器在判斷焊盤布局正確性上實(shí)現(xiàn)了高精確率與高召回率,。此外，還通過(guò)調(diào)整版圖的大小,、形狀,、對(duì)稱性與焊盤數(shù)目的方式對(duì)檢查器進(jìn)行了進(jìn)一步測(cè)試。檢查器仍表現(xiàn)卓越,，體現(xiàn)出良好的擴(kuò)展性,。研究表明Yolo v3可以很好地找出焊盤布局的錯(cuò)誤。深度學(xué)習(xí)在集成電路版圖檢查中的潛力大,，值得繼續(xù)探索,。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分,；重復(fù)下載不扣分,，本人上傳資源不扣分。