基于晶圓級技術(shù)的PBGA電路設(shè)計與驗證 | |
所屬分類:技術(shù)論文 | |
上傳者:wwei | |
文檔大?。?span>5108 K | |
標(biāo)簽: 晶圓級封裝 電路小型化 芯片倒裝 | |
所需積分:0分積分不夠怎么辦,? | |
文檔介紹:晶圓級封裝技術(shù)可實現(xiàn)多芯片互連,,但在封裝尺寸、疊層數(shù)和封裝良率等方面的問題限制了其在電路小型化進(jìn)程中的發(fā)展,。以一款扇出型晶圓級封裝電路為例,,基于先進(jìn)封裝技術(shù),采用軟件設(shè)計和仿真優(yōu)化方式,,結(jié)合封裝經(jīng)驗和實際應(yīng)用場景,,通過重布線和芯片倒裝的方式互連,完成了有機(jī)基板封裝設(shè)計與制造,,實現(xiàn)了該電路低成本和批量化生產(chǎn)的目標(biāo),。本產(chǎn)品的設(shè)計思路和制造流程可為其他硬件電路微型化開發(fā)提供參考。 | |
現(xiàn)在下載 | |
VIP會員,,AET專家下載不扣分,;重復(fù)下載不扣分,本人上傳資源不扣分,。 |
Copyright ? 2005-2024 華北計算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2