基于先進(jìn)工藝技術(shù)的機(jī)電控制SiP電路的設(shè)計(jì)與測(cè)試
所屬分類(lèi)：技術(shù)論文
上傳者：wwei
文檔大小：4243 K
標(biāo)簽： 機(jī)電控制 系統(tǒng)級(jí)封裝 PoP
所需積分：0分積分不夠怎么辦,？
文檔介紹：機(jī)電控制系統(tǒng)包含多款芯片,，其小型化、輕量化的需求日益迫切,，系統(tǒng)級(jí)封裝（System in Package）技術(shù)作為一種先進(jìn)封裝手段能夠?qū)⒍嗫畈煌?lèi)型的芯片集成于更小的空間中,。基于系統(tǒng)級(jí)封裝技術(shù),，并結(jié)合TSV與FanOUT技術(shù)設(shè)計(jì)了一款機(jī)電控制SiP電路,，該電路包括頂層DSP信號(hào)控制單元和底層FPGA信號(hào)處理單元，兩者通過(guò)PoP（Package on Package）形式堆疊構(gòu)成SiP電路,，相比于常規(guī)分立器件所搭建的機(jī)電控制系統(tǒng),，該SiP體積縮小70%以上，重量減輕80%以上,。針對(duì)該款SiP電路設(shè)計(jì)了相應(yīng)的測(cè)試系統(tǒng),，且對(duì)內(nèi)部的ADC及DAC等芯片提出了一種回環(huán)測(cè)試的方法，能夠提高測(cè)試效率,。測(cè)試結(jié)果表明,，該電路滿(mǎn)足設(shè)計(jì)要求，在機(jī)電控制領(lǐng)域具有一定的應(yīng)用前景,。
現(xiàn)在下載
VIP會(huì)員,，AET專(zhuān)家下載不扣分；重復(fù)下載不扣分,，本人上傳資源不扣分,。