Libero IDE v8.4環(huán)境下的FPGA數(shù)字系統(tǒng)設計
所屬分類:解決方案
上傳者:aet
文檔大?。?span>3816 K
標簽: FPGA EDA軟件 VHDL
所需積分:0分積分不夠怎么辦,?
文檔介紹:詳細介紹了在Actel公司Libero集成開發(fā)環(huán)境下,利用各種集成的工具和EDA軟件進行FPGA設計的過程和方法,。通過具體實例,介紹了通過混合使用VHDL硬件編程語言,、SmartDesign,、IP核等多種設計手段實現(xiàn)一個雙端口RAM的方法,,并給出相應的仿真效果。
現(xiàn)在下載
VIP會員,,AET專家下載不扣分,;重復下載不扣分,本人上傳資源不扣分,。