高速電路的信號(hào)完整性分析 | |
所屬分類:技術(shù)論文 | |
上傳者:aet | |
文檔大?。?span>342 K | |
所需積分:0分積分不夠怎么辦? | |
文檔介紹:介紹了高速PCB設(shè)計(jì)中的信號(hào)完整性概念以及破壞信號(hào)完整性的原因,,從理論和計(jì)算的層面上分析了高速電路設(shè)計(jì)中反射和串?dāng)_的形成原因,,并介紹了IBIS仿真,。 | |
現(xiàn)在下載 | |
VIP會(huì)員,AET專家下載不扣分,;重復(fù)下載不扣分,,本人上傳資源不扣分。 |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2